奕成科技受邀出席成都产投产业投资生态大会，共探先进封装产业新机遇

10月28日，2026成都产投产业投资生态大会暨“产投28计划”年度大会在成都隆重举行。本次大会以“聚势产业动能，‘蓉’汇科创力量”为主题，聚焦成都现代化产业体系建设与产业生态协同发展。奕成科技受邀发表主题演讲，并在大会现场展示CoPoS（2.xD FO）板级封装解决方案。奕成科技董事长李超良以《算力驱动 封装跃迁：成都板级先进封装产业实践与生态构建》为题，围绕先进封装产业发展趋势、板级高密系统封测技术实践与未来产业协同规划展开分享。

在主题演讲环节，奕成科技董事长李超良从半导体产业发展背景、市场规模变化及技术演进方向等维度，分析AI算力需求增长为先进封装产业带来的机遇与挑战，分享奕成科技板级高密系统封装的技术路径及产业生态协同的实践思路。

李超良表示，随着半导体产业从移动互联迈向AI时代，算力需求持续攀升，全球半导体市场不断扩容。与此同时，晶圆迭代速度开始放缓，产业进入后摩尔时代，在此背景下，先进封装的重要性日益凸显，产业发展重心正从传统封装向更高密度、更高性能的先进封装延伸。“以方代圆”的板级封装也凭借大尺寸、高集成度等潜在优势，成为先进封装技术演进的重要方向之一，是后摩尔时代提升算力密度、破解产能瓶颈的重要路径。

02

深耕板级封装

推进先进封装技术实践

针对AI时代对算力、带宽及芯片集成提出的更高要求，奕成科技持续推进板级高密系统封测技术研发与产业化实践。在大会专门设置的展品展示环节，奕成科技CoPoS（2.xD FO）板级封装解决方案精彩亮相。

奕成科技板级高密封装大板样品 图源：奕成科技

 

奕成科技CoPoS方案以大尺寸Panel（载板）为载体，通过高密度RDL Interposer互联，实现计算与存储的高效协同，同时可以显著降低封装成本。该方案广泛适配AI训练芯片、AI推理芯片等高性能计算领域，可满足大算力、高带宽、高集成度的高端封装需求。

以510×515mm尺寸的载板为例，其可从根本上化解大尺寸AI芯片在晶圆上的面积浪费难题。依托这一优势，其单次有效产出可高达晶圆级方案的4-6倍，单位封装成本显著降低，在产能与成本两端同时打开空间。

WLP（晶圆级封装）VS PLP（板级封装）

图源：奕成科技

除了CoPoS（2.xD FO）技术方案，奕成科技独创的EHIoP®板级高密系统集成平台还可覆盖2D FO、FOPoP、FCCSP/FCBGA等多款先进封装解决方案。

奕成科技EHIoP®方案矩阵 图源：奕成科技

奕成科技作为扎根成都的先进封装企业，是产投28现代化产业体系的参与者和受益者。面向未来，奕成科技将立足板级高密系统封测的技术优势，积极推动产业链上下游协同发展，探索构建开放协同、优势互补的集成电路产业生态。

在产业链上游，公司将加强与材料、设备等领域合作伙伴的协同，推动关键材料、核心设备与板级高密系统封装工艺的适配验证；在中游，公司将深化与晶圆代工厂的横向协同，实现晶圆制造工艺与板级封装路线的同步迭代；在下游，公司将深化与芯片设计企业、AI 芯片客户等产业伙伴的合作，围绕高算力、高带宽、高集成度等需求开展协同创新，推动芯片定义与板级高密系统封装一体化衔接。

通过加强产业链资源整合与技术协作，奕成科技希望进一步发挥板级高密系统封装在连接芯片设计、制造及应用环节中的纽带作用，与产业伙伴共同探索技术创新和应用落地路径，为成都集成电路产业链协同发展和产业生态建设贡献力量。