「现在AI 晶片短缺，缺的不是晶片，而是缺CoWoS 封装产能。」台积电董事长刘德音去年9 月受访时的回答，让这项台积电默默耕耘了超过十年的技术，一跃而成为全球关注焦点。
由生成式AI 激发的硬体需求，也连带使得「先进封装」不仅成为全球投资人的追逐的热门关键字，更是半导体产业显学，从晶圆代工、记忆体到封测厂都纷纷投入先进封装技术的研发与产能扩增。
主导先进封装市场的台积电，屡屡在其法说会中强调正在全力扩充产能，包含扩增在竹南、中科的产能，甚至可能在嘉义兴建先进封装厂房；从英特尔的布局也能看出它同样看重先进封装的发展，英特尔2023 年在马来西亚槟城刚落成的新厂，正是著眼于布建先进封装产能。
封测厂龙头日月光当然也没缺席先进封装赛局，除了集团旗下矽品已经是CoWoS 后段封测的供应商外，日月光也正在高雄厂扩充先进封装产能。
而记忆体厂也正全速追赶先进封装产能。去年独家供应NVIDIA AI 晶片中HBM 的SK 海力士，近期传出预计投入10 亿美元发展先进封装，并将先进封装视做「未来50 年半导体的发展重心」。
▲ 台积电、英特尔、三星、日月光的先进封装布局。
先进封装已发展超过10 年
事实上，先进封装并非新玩意。若摊开封装技术发展历史，2000 年无疑是一道分水岭，从这一年开始，封装技术从传统的打线与覆晶方式，走向在晶圆上进行多数或全部封装测试程序的「晶圆级封装」。
而在2023 年后声名大噪的2.5D 封装，其实早在2010 年即已问世，只是过去因为成本问题，采用的厂商相对有限，多以高效能运算晶片为主。鸿海半导体策略长蒋尚义曾回忆起CoWoS 技术一开始乏人问津的状况，甚至让当初提出要做先进封装的他「在公司变成一个笑话」。他同时透露，第一个愿意采用成本高昂CoWoS 技术的公司其实是华为。
▲ 由麦肯锡所整理的半导体封装技术演进史，2000年后技术演进加速。（Source：麦肯锡）
相较于2D 封装技术，2.5D 封装是透过在晶片和IC 载板中间放置一项中介层，平行推叠不同晶片。台积电的CoWoS 几乎已成为2.5D 封装代名词，CoWoS 即是在晶片和SiP 基板之间插入矽中介层，并以矽穿孔(TSV，Through-Silicon Via) 连接上下的金属层，克服过去SiP 基板难以高密度布线而限制了晶片数量的难关。
尽管被台积电抢尽风头，过往在CPU 封装累积雄厚技术实力的英特尔仍不容小觑，它在2.5D 封装战场上是以EMIB 技术应战。和CoWoS 不同的是，EMIB 并未采取矽中介层，这项技术的关键在于埋藏在封装基板内、用来连接裸晶的「矽桥(Silicon Bridge)」。相较于采用大片矽中介层的方案，英特尔认为其EMIB 更具成本优势。
而过去几年积极耕耘晶圆代工市场的三星同样端得出2.5D 封装服务，自家的I-Cube 技术过去正是锁定HPC 晶片的应用。它在2021 年推出I-Cube4 时，即主打将多个逻辑晶粒和HBM 放置在矽中介层，异质整合成一颗晶片。
随着摩尔定律来到发展极限，加上生成式AI 引爆的庞大算力需求，以及终端产品越往轻薄短小的道路前进，晶片势必将继续往更多电晶体、更强大的运算能力、更低功耗表现发展。
也因此，封装技术从2.5D 迈向3D 无疑是必然的发展。
3D 与2.5D 封装简单说明其差异，就在于2.5D 晶片的堆叠是在中介层上采平行堆叠，而3D 封装的堆叠则是垂直立体的堆叠。3D 封装的优势则是在于能透过堆叠的方式创造一个晶片中塞进更多电晶体、不同裸晶之间距离的缩短也能大幅提升传输效率提升，并减少传输时的功率损耗。
台积电、英特尔、三星冲刺3D 封装技术
台积电在3D IC 技术的布局当仁不让。它的SoIC 技术采用晶圆对晶圆(Wafer-on-wafer) 的键合技术。SoIC 技术将同质和异质小晶片整合至单个类似SoC 的晶片中，具有更小尺寸和更薄的外形，并且能整合到2.5D 的CoWoS 或是InFO 上。从外观上看，SoIC 就像一个通用的SoC 晶片，但异质整合各项功能。
英特尔在3D 封装则是布局从了3D Foveros 技术，从它的结构来看最下层是封装基底，之上放置一个底层晶片，作为中介层功能。在中介层里有大量的TSV 3D 矽穿孔，负责让上层晶片和模组与系统其他部分连结，达到传输的目的。
三星的X-Cube 3D 封装技术则是使用TSV 工艺，目前三星的X-Cube 测试晶片已经能够做到将SRAM 层堆叠在逻辑层之上，通过TSV 进行互联，采用自7nm EUV 制程技术。
强敌环伺，台积电以完整生态系应战
目前因承接NVIDIA AI 晶片制造大单而在先进封装市场具主导地位的台积电，除了持续布局更先进的封装技术之外，更是积极推广其3D Fabric 平台。
这项平台除了将三大关键封装技术CoWoS、InFo、SoIC 纳入外，还已扩张成产业联盟，包含EDA、IP、DCA/VCA、记忆体、封测、基板、测试供应厂都已加入，目标打造3D Fabric 完整生态系、强化创新与提升客户采用意愿。
这个联盟已让半导体上游供应链重量级厂商都积极参与，就连被视作有竞争关系的封测厂Amkor、日月光、矽品都是成员，完整的供应体系成为台积电在提供先进封装代工服务上的一大优势。
▲ 台积电3D Fabric 联盟成员，从EDA 到封测大厂皆入列。（Source：台积电）
相较之下，英特尔尽管有发展多年的雄厚技术底蕴，并且提出可独立提供晶圆制造或封测的服务，但因其缺乏代工市场经验，成为拓展先进封装市占率的劣势。另一方面，相较于台积电，三星则是受限于其先进制程良率问题，让IC 设计公司在考量外包一条龙制造服务下，优先选择良率更稳定的晶圆代工厂。
文章来源：科技新报 作者：Pin
原文地址：https://technews.tw/2024/03/18/the-era-of-heterogeneous-integration-arrives-who-will-dominate-the-advanced-packaging-field/
首图来源：Image By vecstock
