-
面板级封装的到来并非因为工程技术已准备就绪，而是因为晶圆级的经济效益正在失效。
-
玻璃改善了有机基板的翘曲和尺寸稳定性问题，但也引入了一类需要通过材料方案而非工艺调整来解决的新型失效模式。
-
面板级加工的核心挑战在于材料和工艺集成，而非单纯的封装问题，这些问题无法孤立解决。
长期以来，关于用大尺寸矩形面板替代常规圆形晶圆进行先进封装的开发一直在持续，每当实际困难超过预期收益时，这一话题便会退潮。但现在，推动其落地的动力正在积聚。
AI加速器和高性能计算（HPC）封装的物理尺寸越来越大，晶圆级经济效益正因这些面积需求而开始吃紧。业界选择面板并非出于本意，而是被经济和技术变革推向了这一方向。
Lam Research全球产品集团高级副总裁Sesha Varadarajan在近期的一次主题演讲中指出：“我们正处于这样一个时代，封装对于持续微缩的重要性与其他环节同等重要。先进封装将各种器件类型整合在一起，而且封装微缩不仅是为了实现通常意义上的I/O密度，未来还将纳入包括硅光子在内的新型架构。”
做大做强的理由
面板级加工的经济学论据直截了当。对于昂贵的大型AI和HPC封装而言，主要的成本驱动因素不是硅晶圆，而是围绕其构建的基板和配套制造体系。基于晶圆的加工限制了单次运行可处理的单元数量，随着封装尺寸接近并最终超过掩模版（reticle）限制，这种限制变得愈发昂贵。
随着封装尺寸的增长，每块300mm晶圆上能容纳的单元越来越少，边缘损耗增加，每个工艺步骤的成本分摊到更少的成品封装上。结果是随着模块面积的扩大，晶圆级经济效益持续恶化。面板加工通过使用总面积可达数倍于晶圆的矩形基板替代圆形晶圆中介层解决了这一问题，提高了每次加工运行的单元数量，并更有效地分摊了固定成本。
SavanSys总裁Amy Lujan在近期的一次演讲中表示：“业界普遍认为我们正处于面板扇出（Fan-Out）的第二波浪潮中。最初对面板封装的关注主要集中在标准扇出方案上，即在大型面板上制造类似的封装。如今，HPC和AI芯片的需求正促使大家关注用于更先进工艺流程的面板扇出技术。”
图：不同中介层尺寸下，面板相对于晶圆的优势。（来源：ASE）
Lujan的成本建模特别关注310mm x 310mm范围的面板规格，这代表了从晶圆级到完全过渡到最大面板规格之间的重要一步。这些中间规格正受到认真关注，反映出随着封装复杂性的增长，其经济效益的改善程度。为下一代AI加速器设计的封装价格极其昂贵，以至于即使加工运行单位数的微小改进，也能证明在新工艺开发上进行巨额投资是合理的。
然而，经济学论据未能解决的问题，也是业界日益清晰地认识到的，即面板级加工的复合挑战不能仅仅依靠晶圆级的经验进行简单放大来解决。
受压的玻璃
玻璃作为面板级基板应用的候选材料备受瞩目。它可以制造出热膨胀系数（CTE）与硅紧密匹配的基板，表面平坦光滑足以支持细间距加工，且其光学透明性使其适用于某些组装流程中的UV或激光剥离工艺。这些特性使玻璃成为有机基板的有力替代品，后者在尺寸稳定性、高频介电损耗和大尺寸翘曲方面存在众所周知的局限性。
玻璃的问题在于它很脆，而且这种脆性并不会随着基板尺寸的增大而变得易于管理。玻璃引入的大多数失效模式在原则上已被理解，但在实践中很难消除。这在加工转向面板规格时尤为明显，此时边长增加，处理应力倍增，每一个下游工艺步骤都继承了前续步骤累积的机械历史。
起始玻璃材料的表面质量也是一个常被忽视的关键变量。原材料制备或早期研磨抛光步骤中产生的微裂纹，会成为后续加工可能利用的应力集中点。湿法蚀刻、热循环和机械处理都可能引发或扩展这些裂纹，其造成的损坏可能在工艺流程中后期才表现为可见的故障。
Plan Optik AG晶圆级封装和先进封装销售主管Jonas Discher在近期演讲中表示：“如果你一开始就有一个糟糕的表面，那么在整条下游工艺流程中你都面临着碎裂的风险。我们谈论的毕竟是一种脆性材料。微裂纹会导致良率下降和可靠性问题。”
随着基板尺寸从300mm晶圆扩大到310mm x 310mm甚至更大，微裂纹问题变得更加严重，因为总边长增加导致处理交互次数增多，加工过程中产生的机械应力分布在一个更大且不那么均匀的区域上。
裂纹问题也延伸至玻璃内部，遵循特定的机械逻辑，这使得仅通过工艺调整难以解决。玻璃通孔（TGV）对玻璃基板的电气布线功能至关重要，填充其中的铜在热循环下的表现与周围玻璃截然不同。目前已对失效顺序进行了足够细致的描述，解释了为何简单的材料替换无法解决问题。
Applied Materials先进封装工艺集成工程师Poulomi Mukherjee在近期演讲中解释道：“加热过程中，由于CTE不匹配，铜膨胀更多，而我们拥有铜凹槽的区域实际上充当了应力集中点。这就是裂纹萌生的地方。一旦开始再次冷却，铜开始拉扯玻璃，产生拉伸应力，从而导致周向型的裂纹扩展。”
只有足够精确地理解失效机制并进行实验复现，才可能找到材料解决方案，尽管通往解决方案的路径并非坦途。Applied Materials测试了具有不同CTE和模量组合的阻挡层（liner）材料，最终找到了能同时应对两种失效模式的配置。高CTE阻挡层使原有的不匹配问题依然存在；低CTE阻挡层虽能抵抗开裂，但其高模量意味着无法吸收产生的应变能。有效的方案需要同时具备这两种特性。
Mukherjee解释说：“如果你拥有高模量和低CTE的阻挡层，虽然补偿了不匹配，但由于模量高，阻挡层无法变形以补偿产生的应力。优化后的解决方案是低CTE、低模量的材料。它补偿了CTE失配，而低模量有助于吸收部分应变能。”
建模表明，优化后的阻挡层可将关键集中点的应力降低高达60%。这种方法还改善了种子层在玻璃侧壁上的附着力，解决了第二种常见的失效模式，而无需额外的工艺步骤。该解决方案更广泛地说明了面板级开发现阶段所遇到的问题特征——它们需要跨整个通孔流程的材料特性、沉积设备和工艺序列的协同设计。由于玻璃成分各异，每种解决方案都必须在生产中可能遇到的各种基板类型中得到验证。
即使是仅在处理过程中临时使用的载体（carrier），随着面板尺寸的增大也引发了新的工程问题。假设玻璃载体可在多次生产运行中回收再利用在经济上具有吸引力，但在机械上却很脆弱，最近的研究开始量化载体的抗损伤能力在正常使用中的退化程度。
ASE工程项目经理Wiwy Wudjud表示：“我们通过比较新旧玻璃载体，研究了扇出工艺历史的影响。这种比较使我们能够评估热暴露、机械处理或累积工艺应力是否会随时间推移降低边缘完整性。重复使用的玻璃载体在约43微米处显示出崩边和微缺陷。这种损坏可能源于最终工艺和清洗步骤中的机械应力或化学暴露。”
与新载体相比，重复使用载体的实测冲击韧性显著下降，边缘可见的崩边与处理和加工过程中常规发生的抗力降低直接相关。这并不意味着玻璃载体不能重复使用，而是表明在没有量化边缘完整性筛选的情况下进行重复使用会带来风险，而生产环境尚未系统地解决这一差距。随着面板尺寸增大和载体更换成本上升，这一空白亟待填补。
面板尺度的翘曲
面板级封装中的翘曲通常被视为封装问题，因为它表现为成品面板的弓曲或卷曲。但问题的根源出现得更早，在于所选层的材料特性、聚合物对固化和热循环的反应、铜密度梯度如何改变堆叠的刚度平衡，以及每个工艺步骤留下的残余应力如何在下一步开始前累积。在晶圆尺度，几何形状和工艺经验有助于遏制这种累积。而在面板尺度，同样的力量作用面积更大、结构支撑更少，在没有专门定制材料的情况下，管理它们的余量大幅收窄。
临时键合层是面板流程中一个未被充分重视的翘曲变量源。在晶圆级加工中，临时键合材料经过多年的生产和认证，其在标准工艺条件下的行为是可以合理预测的。在面板尺度，同样的材料被要求在更大的面积上均匀涂布，在更大的机械负荷下保持厚度一致，并承受可能比其原始设计的晶圆流程更苛刻的热偏移。
Brewer Science封装解决方案业务开发工程师Hamed Gholami Derami表示：“临时键合材料的总厚度变化直接影响薄化器件的均匀性和质量，应足够低以允许此类器件（尤其是HBM DRAM裸片）所需的极度薄化。面板级封装需要具有改进热稳定性和机械稳定性的新型临时键合材料。”
临时键合变化的实际后果是它会向前传播至工艺序列中，且事后很难纠正。如果键合层在310mm面板上涂布不均匀，随后的研磨步骤将产生具有相应厚度变化的薄化器件。这种变化接着会影响后续键合步骤的对准精度，进而影响互连良率，最终影响使面板格式具有吸引力的经济效益。
Derami指出，从晶圆到面板的过渡进一步加剧了这一问题，因为大面积均匀涂布更难实现，且现有材料并非为面板级流程的机械和热需求而设计。
这些挑战并不止于面板本身。玻璃面板上所需的重分布层（RDL）加工在现有基板级光刻可靠交付能力的边缘引入了其自身的材料需求。在针对面板级RDL的线宽/间距分辨率目标下，标准的光刻胶材料和加工化学试剂的余量正在耗尽，而大型面板格式所需的套刻精度也比有机基板领域常规管理的更为严苛。
Fraunhofer可靠性和集成研究所（IZM）基板和面板技术组经理Lars Boettcher在近期演讲中表示：“迫切需要研究新选项和新光刻胶材料，以解决低至2微米甚至更细的分辨率问题。还需要考虑新设备，如大型加热板，以便在涂布后固化这些材料。”
能够处理大型矩形面板的面板级CVD和PVD工具才刚刚开始出现。面板尺寸的液态介电材料应用和开发设备尚未标准化。而用于处理面板级流程产生的大量计量和过程控制数据的数据管理基础设施本身就是一个重大的工程挑战。这些都是可解决的问题，但必须在实现推动面板格式的经济效益之前逐一攻克。
键合界面的良率规模化
作为面板级芯粒（chiplet）集成的一部分，向混合键合（Hybrid Bonding）的推进加剧了本已严峻的基板问题。混合键合提供的互连密度是任何凸块（bump）方法都无法比拟的，对于需要在异构芯粒排列中实现低功耗高带宽的AI加速器而言，这种密度优势越来越重要。但混合键合非常严苛，它与面板加工引入的各种变异相互作用。
在混合键合发源地的代工厂，洁净度是一个设施级的设计参数。从空气处理到设备表面再到工艺化学品纯度，一切都以防止破坏混合键合良率的颗粒事件为目标。OSAT并非基于这一假设设计的，随着混合键合向后端迁移以支持基于芯粒的面板封装，必须通过其他手段弥补工艺需求与环境供给之间的差距。
Amkor芯粒和FCBGA集成副总裁Mike Kelly表示：“随着混合键合走出代工厂进入OSAT，颗粒污染成为首要关切。仅仅一颗纳米级颗粒就足以使玻璃抬起并搞砸晶圆上的许多位置。在代工厂你已经处于超净环境中，但当它推向OSAT和其他公司时，颗粒就是致命的。”
设备制造商正在通过开发能在机器内维持局部洁净环境的集群工具来应对，在不要求整个设施达标的情况下，在设备层面近似代工厂的洁净标准。这是一种可行的工程响应，但它增加了成本和复杂性，而且关于在一系列面板级生产条件下何为足够的局部洁净度，尚未有生产数据给出答案。在面板尺度，出错的风险更高。大型面板上的污染事件每次影响的单元数量多于晶圆上的同类事件，良率损失的经济性也随之放大。
模拟尚未建成的东西
为尚未批量存在的结构设计面板级工艺存在固有的困难。玻璃在真实工艺条件下面板尺度的材料行为尚未得到充分表征。工程师依赖的仿真工具是针对晶圆级几何形状和工艺流程验证的，模型预测与生产结果之间的反馈回路虽然在晶圆制造中经过了数十年的完善，但在面板尺度才刚刚开始积累。
面板级加工被要求支持的设计复杂性使这一挑战具体化。衡量先进封装组件有多大的一个有用指标是掩模版。对于前沿工具，单次光刻曝光能覆盖的面积约为26mm x 33mm。超过该面积的封装需要拼接多次曝光，而设计跨越的掩模版数量已成为衡量其规模和复杂性的实用简略指标。
Synopsys研发执行总监Sutirtha Kabir表示：“设计正从几个掩模版字段发展到更多。讨论的话题是，在本十年后期，它将迈向几十个掩模版。有机中介层中已经嵌入了数十个硅桥（silicon bridges）。设计非常复杂，EDA将扮演非常重要的角色。”
为了将这个轨迹转化为物理尺寸，一个42掩模版的设计将跨越大约100mm x 150mm甚至更大的占位面积，具体取决于排列方式。这完全处于面板领域，并且远远超出了晶圆级加工在设计上经济处理的范围。Kabir描述的30多个嵌入式硅桥并非无关紧要的细节。每一个都是具有自身对准要求的精密放置组件，构建和加工如此复杂结构所引入的累积应力正是当前仿真工具仍在面板尺度学习如何准确建模的多变量问题类型。
模拟一个包含30多个嵌入式桥的结构在20步面板级工艺序列中的表现，其中每一步都引入自身的应力贡献并继承前续步骤的累积历史，这与模拟300mm晶圆有着根本不同的计算问题。仿真库中的标称材料特性只是一个起点，特定玻璃配方在特定固化-热序列下的实际行为可能与这些特性存在差异，而这只有通过生产经验才能揭示。制造商也不愿分享能使模型更准确的工艺数据，因为这些数据代表着来之不易的竞争知识。
结语：前方工作的形态
随着面板级封装从研究走向积极的工程开发，越来越清晰的一点是，其核心挑战并非传统意义上的封装挑战。它们是恰好在封装环境中解决的材料和工艺集成挑战。
玻璃面板能否可靠地用于大规模生产，是一个关于表面处理、金属化、热循环行为和临时键合材料性能的问题。随着间距缩小，OSAT能否维持混合键合的良率，是关于污染控制、CMP工艺管理和细间距下铜的机械极限的问题。这些问题无一能孤立解决，而那些最有效地驾驭这一转型的公司正将其视为一个材料和工艺集成问题，以封装作为集成层，而不是将材料作为次要考虑的封装问题。
推动第二波浪潮的经济因素是真实存在的，且不会随着AI封装尺寸的增长而减弱。随着面板级加工服务的封装变得更昂贵、更耗面积，其成本理由只会变得更具说服力。但从诱人的经济性通往可靠生产的道路，需要通过真正棘手的工程问题，其步伐取决于在尚未大规模存在的制造环境中积累生产经验的速度。
来源：编译自https://semiengineering.com/panel-level-packagings-second-wave-meets-engineering-reality/，侵删