Hello,大家好,今天我们聊聊扇出型面板级封装(FOPLP)制作重布线层(RDL)的四种方法。

扇出型面板级封装(FOPLP)的重布线层(RDL)有四种主流制备方法,如下。

(A) 基于 PCB 工艺 + 半加成法(SAP)的 FOPLP RDL 制备

J-Devices 公司的 WFOP™封装结构如图 A 所示。从结构中可看出,该方案未使用环氧塑封料(EMC),而是采用金属支撑板承载整个封装体。其重布线层采用PCB 工艺结合半加成法(SAP) 制备。

图A示:J-Devices’ WFOP

工艺流程如下:

  1. 1.将良品裸片(KGD)正面朝上,通过粘接剂固定在 320 mm×320 mm 的金属面板载板上(图 B);
  2. 2.在整面板的良品裸片上方涂布光敏树脂(作为 RDL 的介质层);
  3. 3.对良品裸片的焊盘开窗区域进行曝光、显影;
  4. 4.采用直流(DC)溅射工艺沉积铜电镀所需的籽晶层;
  5. 5.涂布光刻胶,通过光刻技术完成重布线互连图形化;
  6. 6.进行电镀铜、光刻胶剥离、籽晶层刻蚀;
  7. 7.依次完成阻焊层涂布、接触焊盘图形化、表面处理、植球;
  8. 8.将面板及树脂(介质)层切割为独立封装单元(图 A)。

简言之,J-Devices 的 RDL(线宽 / 线距 20 μm)采用 PCB 工艺与半加成法(SAP)制备。

图B示:J-Devices’ WFOP process flow

(B) 基于 PCB 工艺 + 激光直接成像(LDI)的 FOPLP RDL 制备

弗劳恩霍夫研究所(Fraunhofer)的 FOPLP 核心工艺步骤,与英飞凌(Infineon)提出的嵌入式晶圆级球栅阵列(eWLB)技术高度相似,但 RDL 核心制备步骤存在明显差异。

图C示:Fraunhofer’s FOPLP process flow

工艺流程如下:

  1. 1.在 610 mm×457 mm 的重构面板上层压树脂涂覆铜箔(RCC)(图 C);
  2. 2.采用机械钻孔或激光打孔,在 RCC 层上形成通孔;
  3. 3.通过 PCB 常规镀铜工艺填充通孔,实现与铝 / 铜焊盘的电气连接;
  4. 4.层压干膜光刻胶,通过激光直接成像(LDI) 进行光刻胶图形化;
  5. 5.完成铜刻蚀与光刻胶剥离,形成第一层 RDL(RDL1);
  6. 6.重复上述流程,制备多层 RDL,最外层 RDL 可直接作为接触焊盘;
  7. 7.进行阻焊层的层压、光刻、固化(阻焊层定义型 / 非阻焊层定义型均可),
  8. 8.最后完成植球。

图 D中a 为 610 mm×457 mm 的整面板,图 D中b 为 8 mm×8 mm 封装体的 X 射线检测图,该封装内嵌两颗 2 mm×3 mm 的芯片。简言之,弗劳恩霍夫的 RDL 采用PCB 工艺 + 激光直接成像(LDI) 制备。

图D示:Fraunhofer’s panel and package

(C) 基于 PCB 工艺 + TFT-LCD 工艺的 FOPLP RDL 制备

矽品(SPIL)基于PCB 工艺、2.5 代薄膜晶体管液晶显示(TFT-LCD)工艺(面板尺寸 370 mm×470 mm)及后端封装技术,开发了面板扇出型(P-FO)封装技术。该方案将芯片嵌入干膜中,目前仅支持单层 RDL。

图E示:SPIL’s P-FO process flow

核心工艺流程如下:

  1. 1.在 1 号玻璃载板表面涂布粘接剂(图 E的a);
  2. 2.将良品裸片(KGD)正面朝下拾取并贴装于 1 号玻璃载板(图 E的b);
  3. 3.采用 PCB 工艺,在整面板上层压干膜(图 E的c);
  4. 4.在重构面板另一侧贴装 2 号载板,随后将 1 号玻璃载板解键合(图 E的d);
  5. 5.采用 2.5 代 TFT-LCD 工艺,在铝 / 铜接触焊盘与干膜上方制备 RDL(图 E的e);
  6. 6.完成植球(图 E的f),对重构面板进行切割(图 E的g)。

图 F 为已验证的测试封装样品(9 mm×9 mm),内嵌 6 mm×6 mm 芯片,仅含单层 RDL。

图F示:SPIL’s panel and package

(D) 基于 PCB/ABF/SAP+LDI 的 FOPLP RDL 制备

弗劳恩霍夫采用 RCC 方案制备的 RDL,其介质层与导体层厚度偏大。文献提出了一种在 340 mm×340 mm 面板上制备 RDL 的新工艺,流程如图 2.136 所示。

图G示:FOPLP process flow by PCB/ABF/SAP + LDI

工艺流程如下:

  1. 1.在环氧塑封料(EMC)模压的重构面板上层压味之素积层膜(ABF)
  2. 2.进行激光打孔、化学镀铜沉积籽晶层;
  3. 3.依次完成干膜层压、LDI 光刻、显影、PCB 工艺镀铜,制备 RDL1;
  4. 4.剥离干膜、刻蚀去除籽晶层;
  5. 5.重复上述步骤制备多层 RDL,最外层 RDL 作为接触焊盘;
  6. 6.进行阻焊层的层压、光刻、固化(阻焊层定义型 / 非阻焊层定义型),最后植球。

该工艺可将介质层厚度降至 10 μm导体层厚度降至 5 μm。图 H 展示了 340 mm×340 mm 整面板、内嵌 4 颗芯片的 10 mm×10 mm 封装体,以及采用该工艺制备的封装 PCB 组装截面(可清晰看到 RDL1 与 RDL2)。

图H示:Panel size, individual package, and PCB assembly of the FOPLP PCB/ABF/SAP + LDI

参考文献:《Hybrid Bonding, Advanced Substrates, Failure Mechanisms, and Thermal Management for Chiplets and Heterogeneous Integration》

作者 808, ab