芯片堆叠会增加热应力、机械应力和材料应力

要管理多芯片组件中的热应力和机械应力，需要详细了解器件的使用方式和使用地点、封装方式，以及在预期寿命期间的任何时间点应力可能导致的问题。

这包括从工作负载相关的热梯度到机械和电应力等各种因素，这些因素会随着老化效应（例如电迁移和介电击穿）的出现而变得更加明显。目前最先进的GPU运行功率约为500瓦，但随着人工智能应用中晶体管利用率的提高，这一数值可能会攀升至1000瓦/平方厘米，从而导致散热尤为困难。反过来，由于材料间的热不匹配，这会导致机械变形——翘曲、开裂和分层。

电应力带来了另一项挑战。“从90纳米工艺时代我们就知道，即使是很小的应力——比如栅极与扩散层边缘或阱边缘的距离——也会影响电学特性，最终可能影响时序，”弗格森说道。“现在，各种材料带来的额外应力，以及在芯片上钻孔，都增加了设计难度。芯片上的凸起和其他各种结构会以不同的速率膨胀和收缩，即使它们在使用过程中不会发生变化——尽管它们可能在某种程度上会发生变化。问题是，这些变化是否属于噪声？我们目前还不清楚，但我们知道某些应力会改变硅的晶格结构。一些电子之间的距离会更近，而另一些则会更远。这会扰乱一切。未来很多工作将集中在如何从中吸取教训并制定新的设计规则。你可能并不总是需要进行广泛的分析，但现在我们需要了解我们所拥有的。”

图1：2.5D 和 3D-IC。来源：西门子 EDA

另一个挑战是多芯片系统中的应力相互依存。机械应力会影响热应力，反之亦然。“在半导体制造过程中，组装阶段，首先要构建基板，然后在上面放置另一个芯片，在高温下焊接，最后冷却，”Ansys（现为Synopsys的一部分）首席产品经理Lang Lin说道。“这个过程会重复进行，每一层都要重复。在这个过程中，系统会经历热循环，这会拉伸材料，使整个系统产生应力。这种应力必须达到极限。如果一直拉伸，就会损坏系统，因此我们需要解答的一个问题是，3D-IC能否承受制造过程中热循环产生的应力。”

要考虑这一点，就需要更深入的建模。“整个制造过程都可以用模型进行模拟，温度也可以作为系统的一个参数，”林说。“这意味着我们可以构建一个应力模型，这是一个动态模型，这样从步骤1到步骤100，你就可以看到系统应力行为的演变过程。”

图2：全局仿真（上图）、芯片热仿真（左下图）和中介层热仿真（右下图）。来源：Ansys/Synopsys

不同的材料以不同的方式参与其中，有些冲击是无法恢复的，因为它们无法回到原来的状态，因此所有这些因素都必须在设计过程中加以考虑。此外，还必须考虑整个堆叠的结构完整性。例如，混合键合或焊接键合。它们会因为不同材料的膨胀系数而断裂吗？它们会发生错位吗？在进行设计时，如何将所有这些因素考虑在内，并留出足够的裕量，以确保器件在经过所有这些过程后仍能保持结构完整性？”

组装完成后，必须对材料和器件性能进行建模，以确定器件在应力作用下的表现。“在一定范围内，所有器件属性都存在分布，例如在独立硅片上，但当它经历所有这些循环后，这种分布范围会发生怎样的变化？在设计中应该预留多少裕量来考虑这些变化？

来源：https://semiengineering.com/thermal-mechanical-and-material-stresses-grow-with-die-stacking/，侵删

包括但不仅限于以下议题

更多相关议题征集中，演讲及赞助请联系李小姐：18823755657（同微信）

报名方式一：扫码添加微信，咨询会议详情

李小姐：18823755657（同微信）

邮箱：lirongrong@aibang.com

注意：每位参会者均需要提供信息

方式二：长按二维码扫码在线登记报名

或者复制网址到浏览器后，微信注册报名

https://www.aibang360.com/m/100272

阅读原文，点击报名

先进封装设备类似前道晶圆制造设备，供应商受益先进封测产业增长。随着先进封装的发展，Bumping(凸块)、Flip(倒装) 、TSV 和 RDL(重布线)等新的连接形式所需要用到的设备也越先进。以长球凸点为例，主要的工艺流程为预清洗、UBM、淀积、光刻、焊料 电镀、去胶、刻蚀、清洗、检测等，因此所需要的设备包括清洗机、PVD 设备、光刻机、 刻蚀机、电镀设备、清洗机等，材料需要包括光刻胶、显影剂、刻蚀液、清洗液等。为促进行业发展，互通有无，欢迎芯片设计、晶圆制造、装备、材料等产业链上下游加入艾邦半导体先进封装产业链交流群。