玻璃基板的热管理、商业化及未来需求

1. 热管理

玻璃的热导率为 0.5–1.38 W/m·K，是一种良好的热绝缘体。虽然这种低热导率在将高发热器件（如 HBM 和 GPU）紧密集成时带来挑战，但它也提供了独特优势——可以在玻璃封装中实现芯片的热隔离。将芯片嵌入不同的腔体中，使玻璃在两个芯片之间充当热屏障，提供热隔离并消除热串扰。随着系统功耗的不断增加以及异构 Chiplet 集成的普及，这种能力变得越来越重要。

Nedumthakady 等展示了一种玻璃面板嵌入（GPE）封装，在 RF 芯片上直接集成铜散热器，实现了近零热界面阻抗，如图 26a,b 所示。设计通过应力缓冲层缓解了 CTE 不匹配，并使用超低损耗介电材料，实现了高效热管理，同时支持 30–100 W 功率放大器的 GHz 频段性能。

不同类型的 GPE 封装热管理架构已被展示，一个示例见图 27。Wong 等评估了一种开放背面的 GPE 封装，集成散热器，展示了卓越的热性能：在被动空气冷却下可维持 10.3 W/cm²，在先进液冷下可达 70.3 W/cm²，同时器件温度保持在 100 °C 以下。热模型显示，由于直接散热器接口，温度梯度更加均匀，热点减少。此外，玻璃的低热导率使热隔离更加有效，使基板温度相比硅降低约 20%。

2. 制造挑战

大规模生产玻璃基板面临若干挑战，主要源于材料的脆性以及实现高 TGV良率的难度。这些因素仍然是玻璃基板广泛采用和生产可扩展性的主要障碍。

2.1 玻璃开裂

在处理进厂玻璃面板时，常会产生裂纹或划痕，尤其是边缘部位。一点微小划痕或裂纹可能在随后的制造过程中扩展。相比圆形晶圆，矩形面板（带边角）的裂纹防控更困难。大型玻璃面板的角通常会被做成圆角，以减少裂纹从角部扩展的可能性。聚合物介电材料层压在玻璃上也能在一定程度上防止裂纹。

在 TGV 铜填充后，随后的工序可能在玻璃芯内产生应力，可能导致新裂纹产生或现有裂纹扩展，从而导致良率骤降。在 CMP（化学机械抛光）或层压步骤中施加压力时，这种风险会加剧。目前常用的关键措施包括：自动化机器人基板搬运、严格的来料质量控制、玻璃与封装组件间的 CTE 匹配，以及缺陷统计监控。

玻璃基板切割或分片过程中裂纹形成是一个关键的制造问题。三种主要裂纹类型影响玻璃芯基板：

1. 整体性裂纹（cohesive cracks）

2. 界面分层（interfacial delamination）

3. 切割损伤引发的连续失效（sequential failures from dicing damage）

其中，界面分层可控，而由界面应力和微缺陷引发的整体性裂纹是玻璃特有的主要关注点。这类裂纹通常在切割过程中或之后形成，严重影响基板完整性。

McCann 等人使用二维有限元分析（2D FEA）评估了 RDL 厚度、边缘回缩（edge pull-back）和缺陷尺寸对玻璃芯基板裂纹扩展的影响 。他们发现：

• 缺陷尺寸越大，能量释放率（Energy Release Rate, ERR）越高；

• 减小介电层/金属层厚度可降低 ERR；

• 更厚的玻璃略微降低 ERR，但具体结果依赖于缺陷位置。

由于缺陷位置存在变化，最大主应力（maximum principal stress）也是裂纹发生的重要指标。

3. 当前商业化现状

过去两年，主要半导体和封装公司在玻璃基板开发和商业化方面的公告不断增加。公司正在投资试产线、展示原型，并在美国、日本和欧洲建设新的研发和生产设施。AI 驱动应用的爆炸式增长促使对更高计算能力和新技术的需求增加。

• 多家公司计划在未来几年推向市场，部分公司如 Absolics 已启动试生产，预计 2025 年实现商业部署。

• 图 29 展示了 Absolics 和 Intel 在 610 × 615 mm 面板上制造的玻璃基板照片。

在这些努力中，部分公司展示了明显不同的技术路径：

• Absolics：以嵌入 MLCC（多层陶瓷电容器）的玻璃基板作为主要产品。

• FICT：展示了 G-ALCS（Glass All Layer Z-connection Structure）技术，通过树脂界面将玻璃叠层的所有层垂直连接形成整体结构 。

• Intel：展示了三层堆叠玻璃样品，相比有机基板提升了可靠性、电源供应能力及机械稳定性。

• Qorvo：通过 SHIP-RF 项目开发面板级玻璃基板，嵌入被动器件和细间距 RDL，专注于 RF 和混合信号微系统。

• DNP：发布多篇关于玻璃上高密度 RDL 的论文。

• 3DGS：近期获得融资并计划进入玻璃基板制造。

其他公司如 Ibiden、SEMCO、Shinko、Toppan、Unimicron、LG Innotek、Samsung 和 AT&S 已宣布玻璃基板技术研发计划，但未公开差异化方法或技术突破，其活动主要集中在材料探索、工艺开发及与未来封装需求的路线图对齐

4. 未来需求

随着微电子系统复杂度的不断提升，未来计算的发展将越来越依赖于多样化芯片（chiplet）之间的紧密高效集成与互连。传统封装技术已无法跟上硅工艺的缩小步伐，导致性能和效率之间的差距越来越大。为了满足 AI、高性能计算和数据密集型应用的需求，封装技术必须超越传统工艺。为此，需要实现以下改进。

4.1 系统级面板（System on Panel, SoP）

下一代先进封装要求在互连特征尺寸上接近单片水平，同时在大尺寸封装上实现高密度异构集成。

• 对玻璃基板封装的最终目标是支持每个封装多达 一百万 I/O 或每个面板数千万 I/O，实现真正的“系统级面板”架构，甚至涵盖整个数据中心机架。

• 这一理念建立在 TSMC 的 System-on-Wafer（SoW） 基础上，实现晶圆级扇出封装和大规模互连密度。

• 玻璃基板能够将这一概念扩展到更大面板，支持更高密度的互连网络和芯片级集成。

4.2 低应力材料与工艺

玻璃在加工和切割后的开裂是限制大尺寸面板和封装的主要因素。

• 根本原因在于聚合物介电层与无机玻璃之间的材料不匹配。

• 为继续使用玻璃基板进行系统扩展，关键是开发并采用低应力材料和工艺。

• 需要采用类似后端的处理方法，并降低整个工艺流程的热预算，以减小应力。

4.3 亚微米公差与大面板标准化

在 500 mm × 500 mm 级别玻璃面板上实现 <1 μm 的线宽/间距公差，需要后端水平的精度。

• 玻璃本身提供优异的平整度和刚性，但传统聚合物介电层和半加成（SAP）工艺无法达到同等级精度，并随着层叠增加而降低公差。

• 面板级平整化（planarization）将成为未来提升公差的关键技术。

• 行业范围内的面板尺寸和材料标准化对于集中资源解决关键制造难题至关重要。

4.4 更好的搬运、检测和洁净度

随着封装与后端工艺的融合，大面板级制造需要类似后端制造的标准。

• 传统的手工或半手工处理方式对脆性玻璃不利。

• 自动化搬运和光学检测系统已开始采用。

• 洁净度水平也需进一步提升：

  • 传统封装和基板制造在 ISO 6–7（1000–10000 级） 洁净室进行，而先进封装（如混合键合）要求 ISO 5–6（100–1000 级）。

  • 湿法基板处理（如电镀）也需要显著提高污染控制水平。

• 总体而言，整个封装工艺流程必须更清洁，以满足先进制造的要求。