在过去半个世纪里，摩尔定律的牵引下，芯片产业一直痴迷于把芯片做小。这是在单块芯片上集成更多晶体管的唯一途径。把晶体管缩小到10纳米、5纳米、3纳米，曾是半导体技术的核心定义。但最终，物理定律给出了冰冷的判决：再也小不下去了。
于是，人们换了思路。“既然单个单元没法再变小，那为什么不把多个单元拼起来，做成更大的系统？”
这一个问题，彻底改写了游戏规则。如今，核心焦点不再是芯片内部的微观电路，而是连接芯片与芯片的“桥梁”，以及支撑它们的“底座”。nm之战已经落幕，μm之战正式打响。
而站在这片战场正中央的，是玻璃基板。
1. 为什么芯片不能再做大了
AI模型越来越大，需要集成在芯片上的晶体管数量也在不断增加。要装下更多晶体管，芯片就必须变大——但它有一道无法逾越的天花板。
芯片上的电路图案是用光蚀刻的，而单次曝光所能覆盖的面积是有限的，这就是掩模极限。以现有技术，这个极限大约是 858 平方毫米。英伟达的 GH100 裸片面积已达 814 平方毫米，几乎已经顶到了天花板。
但除了尺寸，还有另一个问题。想象在一块大画布上画满格子，每个格子就是一块芯片。拿一支小画笔蘸上颜料，往画布上一弹。凡是沾到颜料点的格子，都会报废。
如果格子很小，大部分都能完好无损；可一旦格子变大，只要一个颜料点落在上面，整块芯片就废了。芯片越大，良率跌得就越快。
做不小，也做不大，单片完整芯片已经走进了死胡同。于是整个行业选择了反其道而行之。
2. 先拆分，再互联
想象一下：用3D打印一次性完整造出一座城堡。只要打印中途某一处出错，整座城堡就得全部报废。但如果是用乐高积木拼呢？一块积木坏了——直接换掉就行。
Chiplet就是这样的乐高积木。把一块巨型芯片拆成若干小块，分开制造，再重新拼接在一起。更小的芯片良品率更高，成本随之下降，也不会撞上掩模极限。
更妙的是，每个小芯片可以采用不同的工艺节点——计算核心用先进的3nm，I/O电路用更便宜的6nm。
就像客厅用大理石，仓库用砖块，这是理性的选择。
英伟达的Blackwell架构将两块接近尺寸极限的裸片拼接成一颗GPU；英特尔的Ponte Vecchio处理器则整合了47个小芯片。
但这也要付出关键代价。
在单片芯片内部，所有模块都通过内部连线相连——速度快、带宽大、功耗低。一旦把芯片拆分，原本在内部完成的通信，现在必须走出芯片外部。
这就像一支原本在同一栋楼里面对面办公的团队，突然分散到不同办公室，只能靠视频会议沟通。
这些“视频会议”的质量，决定了整个团队的效率。
如果小芯片之间的连接速度，比不上被取代的内部线路，那拆分从一开始就毫无意义。
如今，光造出优秀的芯片已经不够了。这个时代，属于能把芯片高效连接起来的玩家。
3. CoWoS
把小芯片“缝合”在一起的结构，看起来就像一个培根+蛋的三明治——只不过少了最上面那层面包。
底部的英式松饼就是基板。它是支撑一切的“底座”，为芯片供电、连接外部世界，并从物理上把整个封装结构固定在一起。
上面的培根，就是芯片——GPU、HBM显存、真正负责计算的各种组件。
过去只有一块芯片时，只要把培根放在松饼上就完事了。但进入小芯片时代，多片“培根”之间必须互相通信。于是人们在松饼和培根之间加了一层鸡蛋：interposer——一座实现芯片间超高速连接的“桥梁”。
CoWoS全称是 Chip-on-Wafer-on-Substrate。
• C = Chip（芯片，培根）
• W = Wafer（中介层，鸡蛋）
• S = Substrate（基板，松饼）
CoWoS名字本身，就是结构。
这套架构的关键问题，最终归结为一点：鸡蛋和松饼，到底用什么材料做？这个决定，直接影响性能、成本，以及全世界究竟能生产多少AI芯片。
4. 有机材料长达25年的统治
要真正看懂这段故事，得先认识这位在位的王者。
今天绝大多数基板都是有机基板——由树脂和玻璃纤维层层叠加而成。稳定、便宜。自从20世纪90年代末取代陶瓷基板以来，有机基板已经默默作为半导体行业的基石，走过了四分之一个世纪。
25年足够让一切天翻地覆。在这段时间里，晶体管从几百纳米缩小到3纳米，芯片算力暴涨数万倍。但基板呢？它一直用着差不多的基础材料，默默完成自己的工作。
直到AI打破了这份平静。
要看出问题所在，必须理解一块优秀基板必须通过的两大考验。
第一关：扛住高温。
所有材料受热都会膨胀。当一块AI加速器跑出数百瓦功耗、剧烈发热时，芯片（硅）和下方的基板都会膨胀——但膨胀速度不一样。
这就像两个人步幅不同，却要一起玩两人三足赛跑。这种膨胀速率的差异，就是热膨胀系数（CTE）。
有机基板的膨胀程度，是硅的6～7倍。在小型封装里，这点差异可以忽略。但当封装尺寸达到AI芯片级别时，翘曲会变得极其严重。最糟糕的情况下，焊点会直接断裂。
第二关：守护信号
电信号穿过基板时，基板材料本身会吸收信号能量。
你可以把它想象成一辆行驶在土路上的汽车。低速行驶时没问题，但在AI芯片所需的超高频下，信号会被干扰得面目全非。
想要修复失真的信号，就会迫使数字信号处理器超负荷工作，这会增加功耗、产生热量；而热量又会进一步劣化信号——形成恶性循环。
25 年来，有机基板轻松通过了这两项考验。封装体积小、速度也不快，一切都刚刚好。可面对 AI 芯片，它两项测试同时崩盘。
但是，王座开始动摇了。
5. 硅的“政变”
有机基板最先失守的，是直接连接芯片与芯片的中间层——interposer。这座桥梁必须高速传输海量信号，有机材料根本扛不住。
2012 年，台积电给出的答案直白干脆：“干脆用造芯片的材料——硅，来造这座桥。”
这就是 CoWoS 的核心：在芯片之间铺一层硅片当作中介层。同样是硅，热膨胀失配大幅缩小；用半导体工艺制造，能做出比发丝细得多的线路。没有硅中介层，今天的 AI 芯片根本不可能存在。
但问题在于：硅中介层是在半导体晶圆上制造的。它们不需要最顶尖的工艺节点，却依然要占用台积电的洁净室、晶圆产能和封装产线。
回到三明治的比喻：一个厨房只有四个灶眼，煎“鸡蛋”（中介层）就要占掉两个，剩下能煎“培根”（芯片）的灶眼就太少了。
造桥和造芯片，在抢同一份资源。这就是瓶颈的本质。
成本也高得惊人。一块大型硅中介层的价格远超100美元，单是中介层本身，就能占到整个封装成本的一半以上。预计到2028年，单颗顶级AI芯片的封装费用就将达到1300美元左右。
尺寸同样撞上了高墙。硅中介层是从圆形晶圆上切割下来的，因此良品率逻辑同样适用：中介层越大，每片晶圆能切出的数量就越少，缺陷率也越高。
硅做到了有机基板做不到的事，但代价太过昂贵。
在AI芯片需求爆发式增长的当下，这条最好的“桥梁”，反而成了最大的瓶颈。
“玻璃基板”只是一个统称，事实上，它同时存在两条完全不同的技术路线。
路线一：用玻璃取代中介层。
把原本由硅占据的“桥梁”，换成显示行业成熟的大面积玻璃加工设备来制造。用三明治的比喻来说，就是你换掉了需要占用灶眼的“鸡蛋”，换成一种不用开火就能用的食材。灶眼被解放出来，就能生产更多的“培根”（芯片）。这正是三星计划在2028年实现的技术路线。
这是一套完全不同的思路——从底层直接突破有机基板的性能天花板。它比有机材料更贵，但这笔投入物有所值。
7. 撼动王座的材料特性
玻璃之所以敢发起挑战，是因为它在有机基板失利的两项关键测试中，交出了碾压级的表现。
第一，热膨胀系数。
有机基板：17–20 ppm/°C
硅：约 3 ppm/°C
两者相差 6～7 倍。
而玻璃可以通过调整成分，让热膨胀系数接近 3 ppm/°C——也就是说，它能和硅完美“同步”。
这是最根本的优势。在有机基板上无法实现的超大尺寸封装，在玻璃上成为可能。
第二，信号损耗。
如果说有机基板是土路，玻璃就是刚铺好的平坦沥青路。玻璃的信号损耗比有机基板低 10 倍以上。
如果有机基板的表面是土路，玻璃表面就是溜冰场。而新兴的混合键合技术——让铜触点直接压合、不再需要焊料——恰恰要求这种极致平滑作为前提。
8. 玻璃基板的致命短板
硅的导热率约为 130–150 W/m·K，而玻璃仅有约 1 W/m·K。但这个弱点，却迎来了一个巧妙的转机——别忘了玻璃是透明的：如果在基板中嵌入光波导，让数据以光的形式传输，穿过基板的信号几乎不产生任何热量。导热差，也就不再是致命缺陷。
结语：战场正在转移
当年用来雕刻晶体管的利刃，已经钝化。
取而代之的，是缝合芯片的针线，正变得愈发锋利。
基板不再只是一块普通的塑料底座，它本身就是一套庞大的电路——第二颗半导体，决定着整个系统的性能上限。
到2028年，玻璃将开始登上高端AI加速器的核心位置。而在更遥远的未来——一个光在玻璃中穿梭、电信号转为光信号在芯片间飞驰的世界——已然在望。
一切可能性都已被证实。
但从实验室里的玻璃，到工厂里的量产线，依旧横亘着无数高山。为了翻越它们，数万兆韩元的资本，此刻正在涌动。
谁先跨过量产的门槛，谁的资本，就能成为定义时代的资本。
