金属种子层PVD溅射系统在面板级先进封装中的应用

随着人工智能（AI）、高性能计算（HPC）等高算力需求暴增，前端制程微缩日趋困难，先进封装已成为后摩尔时代提升芯片系统能效的关键途径。其中扇出 (FO) 型封装因其更低成本、更大灵活性等独特的优势。成为先进封装技术的后起之秀。扇出型封装目前存在2大技术分支，即扇出型品圆级封装（FOWLP）以及扇出型面板级封装（FOPLP），FOPLP 技术是 FOWLP 技术的延伸，它在更大的方形载板上进行FO 制程，从而可以大幅度降低生产和材料的各项成本，采用大型矩形基板替代传统圆形硅中介板，封装尺寸大，可提高面积利用率、降低单位成本，弥补当下FOWLP 或芯片堆叠(CoWoS)等先进封装技术产能不足的问题。

FOPLP的核心要素就是芯片上的重布线层（RDL），凸块下金属结构层（UBM）负责焊锡凸块与芯片表面之间的可靠连接，而RDL 负责将芯片上的焊盘重新分布到基板上的目标位置，RDL 将芯片内纳米级的输入/输出（IO）电极导出，形成微米级的电极触点，以便于芯片集成至晶圆或面板上，因此，RDL 的核心工艺是通过物理气相沉积（PVD）工艺在基板上沉积一层金属薄膜（如 Ti、Cu），作为金属电极种子层，即电路的重布线部分。RDL使芯片能适用于FO、水平堆叠（2.5D）、垂直堆叠（3D）等封装形式。RDL 在替代传统封装基板传输信号、降低封装厚度和成本的同时，也使整个封装设计更加灵活自由。

但是，受限于面板级先进封装产业链发展时间短、国外技术垄断等现状，尤其是 FO PLP 技术面临供应链不完善、面板翘曲风险及设备研发和标准化不健全等挑战，行业发展尚处于早期阶段。从全球市场份额来看，薄膜沉积设备行业呈现高度垄断的竞争格局，全球市场基本由应用材料（AMAT）、先晶半导体（ASM）、泛林半导体（Lam）、东京电子（TEL）等国际巨头垄断。全球 PVD 市场基本由 AMAT 垄断，份额占比达 85%。中国主要的薄膜沉积设备厂商包括北方华创、拓荆科技、微导纳米、中微公司等，已覆盖多个细分领域，但国产替代仍处于早期阶段。根据中国海关总署数据，2024 年 13 类主要半导体设备进口 29 367 台，同比增加 4.6%；进口金额为 196.12 亿美元，同比增长8.5%。其中，PVD 设备进口 626 台，进口金额达 17.96亿美元，同比增长 27.7%。中国 PVD 设备进口额的进一步大幅增长表明中国半导体制造厂商仍需大量依赖海外进口设备。

510 mmx515 mm 面板级 PVD 溅射系统相较于12英寸晶圆级系统面临更多技术难点。首先，方形面板级可封装芯片的面积约相当于12英寸基板面积的3.7倍，薄膜的均匀性更难控制，边缘效应更显著，易出现厚度不均匀、成分偏差等问题，需要更复杂的等离子体分布调控和靶材设计。其次，基板尺寸和重量的增加也提高了腔内传输系统的精度和稳定性要求。此外，大尺寸基板在溅射过程中热分布不均匀，随着面积增大热应力效应更加明显，需要优化冷却系统、开发低热应力溅射工艺。重要的是，大尺寸腔室内等离子体分布更难控制，边缘区域等离子体密度降低会显著影响薄膜质量，需要更严格地把控磁控管设计、优化腔室结构和气体流动设计等。以上技术难点限制了国内大尺寸面板级 PVD 溅射系统的开发进度。

本研究聚焦于金属种子层 PVD 溅射系统在面板级先进封装中的应用，设计了一种面板级先进封装溅射系统（简称 DEP600，适用于 510 mmx515 mm 及更大尺寸玻璃基板）,该系统提供了一个高真空的平台，集成脱气、表面预处理和薄膜溅射等工艺，旨在优化薄膜均匀性、附着力和缺陷控制，为高密度互连和异构集成提供关键技术支撑。

1.1 大尺寸平面溅射阴极系统

深圳市矩阵多元科技有限公司（简称矩阵科技）自主设计的大尺寸平面溅射系统如图1(a)所示，溅射过程中，阴极靶材施加负偏压，接地基片台作为阳极构成放电回路，在电场和磁场的作用下，通入的工艺气体产生等离子体并轰击靶材，平面靶材受到这些高能离子的轰击后溅射靶材粒子，Ti/Cu 等金属薄膜沉积在基板上形成种子层。自主研发的大尺寸平面靶材与长条形磁控溅射源的扫描磁路可定向移动，使跑道状刻蚀区均匀扫过整个靶面，平面靶材利用率可提高至 50%，如图 1(b)所示，避免了因固定刻蚀而产生如图1(c)所示的跑道现象或局部穿孔问题。

图1 矩阵科技自研的大尺寸平面溅射系统及磁场系统改善前后刻蚀靶材形貌对比

自研的 PVD 镀膜设备 DEP600 可应用于面板级先进封装金属种子层（Ti 和 Cu）溅射沉积，工艺流程如图4中虚线框所示，首先，对基板高温除气，去除表面吸附的水汽和其他可挥发杂质；再对基板进行等离子体预处理，刻蚀掉金属触点表面的氧化物层，降低Rc，保证金属种子层与基板间良好的附着力；最后，通过磁控溅射镀膜，在基板表面沉积形成金属种子层。

图4 DEP600 系统实现 Ti/Cu 金属种子层沉积的全流程工艺路径

试验采用商业采购的 SiO₂(10 mmx10 mm，采用热氧化法在硅片上生长的均匀 SiO₂层)、玻璃基板(510 mmx515 mm)和 Ti、Cu 靶材(2 500 mmx2 500 mm，纯度>99.99%)，基板除气、刻蚀、镀膜设备均为DEP600。通过扫描电子显微镜(SEM)对刻蚀所形成的微结构的轮廓和镀膜截面形貌进行表征；使用四探针仪测试薄膜方块电阻，换算成薄膜的厚度来表征510 mmx515 mm 玻璃基板表面镀膜后的均匀性；通过原子力显微镜(AFM) 测试表征镀膜后薄膜表面的形貌和粗糙度；通过椭圆偏振仪测试等离子体刻蚀 SiO₂前后厚度差值；通过 KT-5002 附着力测试仪测试薄膜的附着力值。

3.1 均匀性

通过四探针法计算薄膜的方块电阻，评估基板表面溅射 Ti 和 Cu 薄膜的均匀性。结果证明研发的磁场控制系统可以在磁控溅射过程中有效地控制磁场分布，优化等离子体的均匀性，减少局部沉积速率差异，提高薄膜均匀性。

图5 510 mmx515 mm 的玻璃基板表面沉积的 Ti/Cu 薄膜的方块电阻值分布

3.2 表面形貌与粗糙度

为了更直观地展示2种金属薄膜的沉积和生长状况，用相同的生长工艺分别沉积了约100nm和500 nm 的 Ti 和 Cu 薄膜。通过 SEM 和 AFM 测试TiCu 薄膜,结果如图6所示。Ti 晶粒的生长受限于原子迁移率较低，表面能较高，长大较慢，晶粒尺寸偏小；相同生长工艺下，Cu 晶粒具有面心立方较低的表面能和较高的原子迁移率，这有利于Cu 晶粒在沉积过程中长大。

图6 Ti/Cu 薄膜粗糙度和 SEM 形貌测试结果

3.3 附着力

镀膜的截面形貌如图7所示，Ti和 Cu 薄膜厚度分别约为 100 nm 和 500 nm。采用附着力测试仪测试不同基板及预处理状态镀膜后薄膜的附着力数值，结果如表1所示。

图7 玻璃基板盲孔完成 TiCu 薄膜溅射后截面SEM 图

AI、高算力市场的快速增长带动了高端芯片需求的激增，面板级高密度先进封装技术被寄予厚望，知阵科技自研的应用于大尺寸面板先进封装的溅射系统配置了多个单元模块，在降低工艺成本的同时实现了连续自动化溅射镀膜生产。大尺寸阴极溅射系统可以有效提高沉积速率，改善靶材局部过度刻蚀，靶材利用率提升至 50%；自研冷却系统能有效改善大尺寸基板翘曲，提升工艺性能，保证产品良率，实现更精细的控制；在 510 mmx515 mm 基板上镀 Ti、Cu 薄膜，其非均匀性分别为+3.05%和+2.36%，玻璃基板表面Ti/Cu 薄膜附着力高达 277 N/cm²，镀膜可靠性得到提升；全流程均在真空系统内完成，降低了水汽及颗粒对基板的污染。面板级封装溅射设备的成功研发及量产推动了国内芯片自主研发进程。