闲聊半导体行业和芯片人的“俗语”（上）

闲聊半导体行业和芯片人的"俗语"（上）

导读： 2000年入行，总觉得自己对"电镜"的认知再正常不过了，直到接触了半导体行业和芯片的量测，才知道在这个电镜的细分领域，早已是独立王国，"自成一体"了。 2000年入行，总觉得自己对"电镜"的认知再正常不过了，直到接触了半导体行业和芯片的量测，才知道在这个电镜的细分领域，早已是独立王国，"自成一体"了，这个"王国"的特征就是有了自己的"行话语言"；对于不太熟悉这些行话的半导体小白，一开始就跟听"俗语"没什么两样。

从"正常"电镜人的讲话入手，带点粒子束显微仪器Charged Particle Microscopy和设备中的以电子束ebeam做光源的，可以做显微成像和显微分析，叫Microimaging & Microanalysis；这要是到了半导体的Fab就要讲"俗语"了：在线检测关键线宽Critical Dimension的电镜要叫"Metrology"，对应的专用设备叫"CD-SEM"；离线检测wafer缺陷的Defect要叫"Inspection"，对应的专用设备叫"EBI"；最后还要专门做最后的缺陷复检叫"Review"，对应的专用设备叫"Review-SEM"或"EBR"。

这里提到的"Fab"里的是Fabrication的缩写，正常讲是"加工"或"制造"的意思，和Manufacture一样；到了半导体的Fab就特指"晶圆制造厂"了，就是制造集成电路IC Integrated Circuit的厂子，其中制程，又叫技术节点、或工艺节点Technology Node高的俗称就叫芯片了；所以我们经常听到的芯片，就是一种高制程的集成电路了；Fab就是这个制造流程的前道工序发生的地方，属于"Foundry"，就是我们常说的芯片代工厂了，也就是接受了客户委托，生产客户自有权利的芯片产品的厂子了；具体点说，就是客户提供光罩Mask，又叫光掩模，母版，交由Foundry来生产制造；造好了的wafer就叫Chip，再拿去切割Dicing、封装Packaging、和测试Testing，最后出来的最小销售单位就是芯片了；拥有芯片自主产权的公司Fabless，将成品出售给客户，并向Foundry支付代工费用；这种纯粹代工，不涉及销售的方式在国际间较通常的称呼就叫硅代工Silicon Foundry；而在另一端，只做设计和销售的公司不做Fab，所以叫Fabless，拥有芯片的IP Intellectual Property；或者你财大气粗，从芯片设计到制造、封装，直到最后销售，什么都包圆的，就叫IDM Integrated Device Manufacture了；简单可以理解为：Fabless+ Foundry=IDM。

我们知道，晶圆和wafer是一码事，尚未被"刻"的原材料wafer俗语又叫"大硅片"；做半导体材料的各个分支里，把沙子变成硅单晶棒的工序，俗语叫"拉棒"，再磨外圆、切片、倒角、打磨、进扩散炉，做成12"，或8英寸或6 Inches的wafer，送进Foundry里的Fab厂；Foundry里有精密的各类前道加工设备，加上细心的作业，最后出来的Chip才能达到艺术品一样的品质；Fab在Foundry内部也叫"晶圆区"，如进去"Fab"之前须穿上防尘衣，等等；拜登一行在520刚穿着西装参观了三星的Fab，让人大跌眼镜；行家的解读是至少三个意思：一是给LAM和KLA打了广告；二是AMAT总是妄想和TEL合并之后迁都荷兰，这次特意让AMAT一面都不漏，给它提个醒，敲打一下；三是在最先进的存储产线居然不穿净化服，肯定人走了之后要花时间重新除尘，如果不是摆拍，三星产能肯定受到影响，正好借机宣布下一轮涨价；

一趟政治意味浓重的参观又带出了一堆"俗语"，这次的都跟半导体设备厂家有关：AMAT就是Applied Material，又叫应用材料；LAM是"Lam Research"，又叫泛林半导体；KLA就是"KLA-Tencor"，又叫科磊；TEL就是"Tokyo Electron Limited"，又叫东京电子。

作为半路出家的半导体人，好不容易把上面这些"俗语"掰扯清楚了，哪知道拔出萝卜带出泥，一条"俗语"需要更多的来支撑，所以新的又来了一大堆；

在上面提到的Fabless设计领域，有个充满"痞气"的俗语叫"流片"，又叫 TapeOut；实际指的就是芯片的"试生产"；就是说设计完集成电路以后，先生产几片几十片，只供测试用；如果测试通过，就照着这个样子开始大规模生产了；上面提到的Mask，可以叫光刻掩模版；如果把光刻芯片工序看作"印钞"，Mask就是印刷的模板，这个"母版"就是半导体制程中的"印钞"模具；制造一颗芯片要用到的Mask绝对不止一张，现在的高级制程很容易就超过20张的；简单理解就是基本每加一层堆栈就上了个光罩，20层堆栈Multi-Patterning的芯片很可能需要20张Mask，每一层刻蚀完成就换上一张Mask；值得一提的是，在换下一张的Mask曝光之前，就是芯片多层堆栈结构量测的节点；前面提过，量测的对象是关键线宽，又叫关键尺寸，这里最关键的尺寸是LG Length of Gate，也就是要必须用到CD-SEM的节点了；场效应晶体管FET Field Effect Transistor制程中率先需要被安排在最底层的的三极结构中，通过掺杂Doping，使源极Source电性与底材P-Si相反的，就是漏极Drain，"俗语"也叫汲极；源漏之间的栅极Gate，充当开关的作用，所以又叫闸极；Gate不能太宽，更怕太窄，是关键尺寸量测的大头。

芯片的良率，又叫Yield，的好坏取决于关键线宽的准确度；慢着，"Yield"不是我们"正常人"熟悉的术语"产额"吗？比如大家耳熟能详的二次电子SE和背散射电子BSE的产额……；所以这里需要吐槽的是，半导体的"俗语"是可以粗暴"跨界"的。上面提到的更换Mask之间的CDSEM线上检测，半导体"俗语"叫AEI蚀刻后检查，即After Etching Inspection；这个工序发生在刻蚀制程中光阻PR去除前和去除后之间，分别对产品实施主检或抽样检查；目的有四：一是提高产品良率Yield，避免不良品外流；二是达到品质的一致性和制程的重复性；三是显示制程能力的指标；四是防止异常扩大，节省成本。通常AEI检查出来的不良品，非必要时很少做修改；因为除去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加、生产成本增高，反而事与愿违，导致整体良率降低。

再回来接着聊"流片"Tape out这个词，虽是"俗语"，但也不是能随便用的，往往在实验性生产和验证性生产中才用"流片"这个词；一般来说Tape out的模式有2大类：一类是多家拼一起的MPWMulti-Project Wafer，另一种是专用的全晶圆流片；前者因为成本低，一般实验流片用；后者成本高，一般用于批量生产。关于MPW，可以参考上海集成电路促进中心（ICC）的相关业务介绍：2010年1月21日，上海集成电路技术与产业促进中心就推出了这个"多项目晶圆"，也就是MPW服务了；可不要小看这个服务，MPW可以使流片费用降低九成以上；对广大的中小型Fabless初创企业是一大福音。这里顺便提一句，自从"川建国"同志到任之后，国内的Fabless公司一再蹿升，已经有了近万家了。 下节我们接着聊些有趣的半导体"俗语"，我们会更加深入芯片制造的世界.....

著作权归作者所有。
商业转载请联系作者获得授权，非商业转载请注明出处。
链接： https://www.instrument.com.cn/news/20221226/645678.shtml
来源：仪器信息网