©2026 IEEE
人工智能（AI）与高性能计算（HPC）呈指数级增长，正在推动半导体设计领域发生范式转变，先进封装已经成为系统级扩展的核心支柱。本文给出一份面向2030年的异构集成技术路线图，覆盖逻辑、内存、光子学以及基板领域，重点阐述关键技术创新与现存挑战。
单片系统级芯片（SoC）正在被芯粒（Chiplet）架构与三维集成电路（3DIC）堆叠方案所取代。借助硅通孔（TSV）、混合键合、背面电源传输网络（PDN）技术，可实现小于5μm的精细互连节距，同时改善电源完整性。内存扩展技术正在攻克“内存墙”难题，高带宽内存（HBM）持续迭代，从HBM3E演进至HBM5；通过超高密度堆叠、直接金属‑金属键合与混合键合技术，HBM5带宽将突破4TB/s。
与此同时，共封装光学（CPO）作为变革性的数据传输方案登上舞台，将光子引擎与计算裸片集成在一起，实现大于100Tb/s的带宽，同时具备优异的能效。中介层与基板持续横向扩展，尺寸已经超越9倍光刻掩模版面积；行业逐步转向玻璃核心基板，以此获得更优异的电气与热学性能。面板级封装（PLP）则用来控制整体制造成本。
AI工作负载功耗可达数千瓦级别，热管理问题变得至关重要，微流控冷却、新型热界面材料（TIM）等创新方案成为刚需。键合技术也从热压键合逐步向混合键合演进，采用细晶粒铜（FG Cu）与掺氮碳化物（NDC）电介质，实现低温、高密度互连。硅互连基底（Si‑IF）等新兴方案有望实现无封装集成，性能接近片内互连水平。
先进封装已经不再只是满足机械装配的手段，而是AI时代实现可扩展高能效计算的战略核心技术。
引言
受各行各业对高性能计算与人工智能需求的驱动，半导体行业不断挑战性能、能效与集成度的极限，先进封装已然成为下一代计算系统的关键使能技术。从逻辑图形处理器（GPU）、专用集成电路（ASIC），到高带宽内存（HBM）与中介层，封装领域正在发生深刻变革：由传统二维设计转向复杂三维架构与超大尺寸基板。
异构集成、高密度增强型中介层、3DIC堆叠、光学接口技术，是实现AI系统扩展与能效路线图不可或缺的组成部分。先进封装行业正迎来激动人心的发展时期。
展望2030年，面向高性能计算/人工智能的先进封装路线图覆盖内存、逻辑与完整系统集成。如图1所示，下面按细分领域逐一展开，分析各领域的新兴趋势与挑战，并深入介绍热压键合与混合键合技术。
图1. AI模块的关键组成部分及其发展趋势。TOPS：万亿次运算每秒。
各细分领域趋势与挑战
逻辑/GPU：借助三维集成突破性能上限
受人工智能、游戏与数据中心业务驱动，现代GPU需要实现万亿次每秒（TOPS）的算力。为满足各类逻辑系统功能日益严苛的计算需求，设计人员正在从单片SoC转向芯粒架构与3DIC。不再把全部功能塞进单一裸片，而是把功能拆分，依靠先进封装完成集成。这种拆分架构具备多项优势：
- 良率提升
相比大尺寸单片芯片，更小的芯粒更容易制造，良率更高；大芯片需要更大掩模版，良率损失会呈指数级上升。 - 设计灵活性
每个芯粒都可以采用自身最优工艺节点制造，不受通用CMOS约束，支持模块化设计复用。 - 性能与可扩展性
依靠低延迟裸片‑裸片接口、光学互连集成更多芯粒，持续提升性能，同时降低功耗。 - 异构集成
将逻辑、内存、输入输出单元集成在同一个封装内部，满足复杂系统设计需求。 - 缩短上市周期
开发周期更短，良率快速成熟，匹配AI系统迭代的行业需求。
硅通孔TSV三维堆叠、微凸点、熔融键合、混合键合等技术支撑上述变革。该方案可以在单个封装内装入更多晶体管与功能模块，但同时带来诸多挑战：高密度互连、电源传输、信号完整性、热管理都需要重新设计。
背面电源传输网络（PDN）可以缓解布线拥塞，更精细的互连节距、更高信号密度已经在亚2nm逻辑节点落地，降低压降，提升器件性能。但背面PDN结构会在有源晶体管两侧同时存在铜金属层与介质层；铜、介质、硅之间热膨胀系数与弹性模量不匹配，制造过程会带来机械应力与翘曲问题。
逻辑/GPU集成方案的互连节距持续缩小，裸片‑晶圆、裸片‑裸片堆叠由约6‑9μm向2‑3μm演进。当互连节距小于5μm、堆叠裸片数量持续增加时，翘曲、套刻精度、良率、热应力、可靠性问题凸显，推高制造与测试成本。随着垂直集成程度加深，超薄晶圆处理、散热管控、应力与翘曲精密控制、复杂封装的信号电源完整性仿真、检测量测技术都变得极为关键。
图2. 逻辑芯片三维集成的扩展挑战与解决方案
HBM：兼顾内存密度与带宽
内存的评判标准不再只有密度，带宽、延迟与热性能同样重要。计算性能每两年提升2.7倍，但内存带宽每四年仅提升2倍，该现象被称为“内存墙”。HBM是解决内存墙的主流方案，快速迭代以支撑数据密集型AI应用。
HBM封装已经实现基于高密度TSV与微凸点的三维堆叠；混合键合将成为未来持续堆叠缩放的核心，它可以提供最高密度的垂直互连。
行业将从HBM3E（8‑12层裸片堆叠）演进到2030年的HBM5，堆叠层数将超过20层，见图3。HBM3E约1.2TB/s带宽、36GB容量；HBM5将实现大于4TB/s带宽、大于80GB容量，同时每一代产品功耗持续下降。
但这需要先进三维互连、无焊料直接金属‑金属键合工艺，同时对薄裸片处理、热管理实现精密控制。TSV超高密度布线、中介层、小于10μm的互连节距，对全封装流程的工艺控制提出极高要求，保障制造良率与可靠性。
面向特定业务负载，定制化HBM方案开始出现：在XPU（泛指CPU、GPU、AI加速器等异构计算单元）内部提升内存访问能力，降低内存I/O功耗，进一步提高XPU带宽。
核心矛盾在于平衡性能、可制造性与成本。微凸点的大规模回流焊、热压键合（TCB）具备成本优势，可以支撑HBM互连节距缩小至15‑20μm。但如果要在保持整体高度不变的前提下堆叠更多内存裸片、进一步缩小节距，就必须采用成本更高的无焊料直接金属‑金属键合。本文后续会深入介绍微凸点TCB工艺、直接金属键合，以及混合键合面临的具体难题，还有设备厂商给出的技术路线。
图3. HBM扩展与堆叠技术方案
光子学：重新定义数据传输
当数据中心向百亿亿次级性能迈进，传统电互连在带宽、能效、延迟上遇到物理极限。共封装光学CPO是变革性封装架构：光收发器与交换ASIC、计算XPU裸片直接集成在同一封装。去除长距离电气走线，替换为高速光链路，大幅降低每比特功耗，带宽突破100Tb/s，是AI、高性能计算、云基础设施的关键技术，见图4。
CPO封装架构将硅基光子学光引擎和主计算裸片布置在同一基板（中介层）上。该集成需要光学器件高精度对准，混合信号域下可靠热管理，同时支撑电气互连与光学互连。光纤贴装、光子裸片键合、协同设计方法是实现规模化制造下信号完整性的关键。
展望2030年，在横向扩展网络（传输距离＞10米）中，CPO将和可插拔光模块一起成为新一代交换机主流方案；同时逐步在纵向扩展网络（GPU内部互联，距离＜10米）落地，部分替代传统铜缆。业务负载越来越受内存与带宽约束，高能效数据传输需求将推动CPO大规模普及。
但标准化、光子器件可靠性、产业生态成熟度仍是挑战。封装已经从机械装配手段升级为系统级赋能技术，CPO处在这场变革的前沿，打通电子与光子，支撑可扩展、可持续的计算。混合键合同样对CPO扩展意义重大，用于光子集成电路PIC与电子集成电路EIC的三维堆叠。
图4. CPO共封装光学的发展趋势
中介层：横向扩展的技术前沿
AI扩展的终极目标是完整系统集成：把内存、逻辑、射频、模拟电路甚至光子器件整合进同一个封装，下一代数据中心对此需求尤为迫切。因此中介层不仅复杂度提升，物理尺寸也持续变大。由2D向2.xD封装演进，更多裸片横向布置在超大基板上；掩模版倍数从3.3×扩展到8×以上，面积由2800mm²提升至7000mm²以上。带重布线层RDL、凸柱、桥接结构的晶圆上有机方案支撑该尺寸扩张，见图5。
但尺寸扩张带来全新挑战：机械应力、多种材料之间热膨胀失配、严苛良率与均匀性要求、散热、电源传输都需要精细设计，保证可靠性与性能。
面板级封装PLP、有机基板、玻璃基板都在研究中，以实现更大外形尺寸、更多布线层。中介层扩展路线图需要材料、特征尺寸、基板尺寸、细节距键合/三维堆叠、先进热管理、AI驱动工艺检测控制多维度共同进步。
图5. 基于中介层的2.xD封装。BEOL：后端金属布线
先进基板：核心材料变革
为适配更大中介层与AI芯粒，基板封装路线图需要材料、架构、工艺创新与制造规模化多管齐下。有机核心基板和玻璃核心基板都可以实现更小特征尺寸、更好性能与可制造性。但当线宽线距L/S需要可靠缩小至1.5μm以下，行业将转向玻璃核心基板。
有机核心基板存在翘曲、热循环下热膨胀系数失配；高频场景下电损耗更高、信号完整性更差。玻璃核心基板热膨胀系数几乎为零，电学性能更优异，见图6。但向玻璃基板转型十分复杂：薄玻璃处理、适配玻璃的全新工艺开发、应力管控、供应链不确定、制造检测成本显著上升，都是全生态需要攻克的难题。
面板级封装PLP面板尺寸突破600×600mm，以此提升产能利用率、降低单位成本，用来匹配更大封装外形。总而言之，先进基板与面板级封装路线图共同向着大尺寸方向演进，封装行业前景广阔。
图6. 先进基板的演进路线
备选研究方案：Si‑IF——无封装集成全新范式
Si‑IF是一项极具变革潜力的新技术，被视作系统扩展场景下PCB的优质替代方案。它提供全新异构集成路径，互连节距小于10μm，裸片间距小于100nm，多裸片系统性能接近片上互连。
该架构在硅基底上制备CMOS后端布线层，顶端制备10nm铜凸柱，作为芯粒直接铜‑铜键合焊盘，如图7。它的核心优势：带宽密度高、延迟低；采用简易缓冲接口实现高能效；硅基底导热性能优秀，降低热管理难度；相比有机基板，热机械应力更小。同时支持无封装集成，减少层级；借助已知合格裸片KGD装配提升良率。
图7. Si‑IF硅互连基底示意图。BEOL：后端金属布线
系统级综合考量
异构集成所构建高性能计算/AI系统拥有共同特征：SoC拆分为更小芯粒；互连尺寸持续缩小；在不同平台上完成各类芯粒互连封装，同时对全系统机械特性、热特性、电压、电源进行优化管控。
这就迫切需要芯粒通信标准化接口，以及完善测试方案，加速设计落地。传统电子设计自动化流程需要适配三维架构；需要借助数字孪生、智能AI代理等先进布局规划工具，对堆叠架构下裸片摆放、互连密度、延迟做全局优化。后文重点分析热管理、键合互连挑战，以及学术界工业界的解决方案。
热管理：AI/HPC系统扩展的关键保障
AI/HPC系统扩展带来的共性问题是功耗攀升，已经超过2kW，预测未来可达5kW，热流密度接近1kW/cm²。传统风冷、普通冷板已经无法应对极端热负载。
先进三维系统包含硅层、互连层、微凸点、键合界面、热界面材料TIM等多层结构，累积热阻，产生局部热点，限制性能与可靠性；随着集成度提升，热挑战进一步放大。
行业正在探索多种散热方案：热感知芯粒布局；碳纳米管、石墨烯新型热界面材料；碳化硅SiC、CVD金刚石薄膜作为均热板；微流控通道散热。微通道液冷在铜、硅或者碳化硅基板刻蚀微米级流道，增大换热面积，把热阻降低到0.05℃·cm²/W以下。微通道冷板等先进方案直接把散热结构集成进封装，缩短热传导路径，实现温度均匀分布。
头部企业开始做平台级协同设计，热管理的重要性已经和逻辑芯片缩放持平。液冷与两相冷却将成为下一代AI数据中心的热基础，保障数千瓦负载下稳定运行。
主流与新兴键合技术
TCB热压键合：当前行业标准键合互连方案
基于焊料的热压键合TCB、微凸点大规模回流焊是当下异构集成、3D裸片堆叠的成熟量产方案。依靠加热键合头施加温度，同时施加压力，完成两片裸片键合，见图8(a)。传统TCB会在下方裸片预涂助焊剂，去除键合过程氧化层，形成可靠连接；无助焊剂、低热梯度TCB工艺已经实现大规模量产。
但当节距小于20μm，该工艺的工艺控制难度急剧上升，焊料挤出、相邻焊点桥接短路风险很高。无焊料直接金属‑金属键合是新的研发方向，可以把键合节距延伸至5μm，见图8(b)。
工艺流程：制作高出凹陷介质表面的铜焊盘；甲酸原位预处理去除铜氧化层；上下晶圆/裸片的铜焊盘对准接触；热压键合，受控温度压力条件下实现键合、原子互扩散、晶粒生长。
无焊料直接铜‑铜键合面临诸多挑战：铜焊盘平面度、粗糙度控制；键合压力造成焊盘损伤；热应力；高温键合头带来对准偏移；键合头倾斜；大尺寸裸片下键合压力不均匀。工业界与学术界正在研究铜晶粒改性实现低温工艺，在节距由10μm向5μm缩小的同时提升键合精度。
图8. (a)微凸点TCB热压键合与底部填充工艺；(b)直接铜‑铜热压键合工艺
深度解析混合键合：互连节距缩放的未来
未来行业要求互连节距可靠缩小至10μm以下，混合键合技术应运而生。混合键合不需要焊料、不需要凸点，介质层与金属同时熔接在一起，实现超密细节距互连，带宽大幅提升；缩短裸片间距，降低功耗，散热性能更好。
混合键合分为晶圆‑晶圆、裸片‑晶圆、集体裸片‑晶圆多种流程，根据应用场景选用。该技术获得工业界高度关注，迭代速度很快，但同样存在难题。图10展示混合键合节距缩小过程中两大核心改进方向：介质层质量、金属焊盘工艺优化。
图9. 混合键合工艺流程示意图
图10. 混合键合界面面临的挑战
介质层：NDC掺氮碳化物的优势
业界持续寻找高键合强度、良好气密性、低表面粗糙度、宽温域铜扩散阻挡能力的介质材料，一旦性能存在缺陷，芯片可靠性与性能会受损。熔融键合、混合键合传统介质材料是二氧化硅SiO₂。但SiO₂铜阻挡能力差，容易吸水放气，键合时产生孔洞；只有高于300℃高温才能实现足够键合强度。
NDC掺氮碳化物是先进封装新一代硅碳氮介质材料，前端晶圆制造已有应用。键合强度优异，气密性高，放气极少，铜扩散阻挡性能出色。等离子处理+湿法处理可以在薄膜表面形成悬挂键，提升键合强度，减少孔洞。下表对比NDC和SiO₂薄膜关键性能：
表1 SiO₂与NDC薄膜性能对比
主流设备厂商开发硬件与工艺控制，可在400℃到低于200℃宽温度窗口实现稳定键合。低温混合键合对HBM尤为关键：HBM热预算敏感，温度过高会损害器件性能可靠性，这也加速NDC的验证导入。
铜焊盘工艺：细晶粒铜FG Cu技术创新
铜焊盘是芯片层之间形成可靠电连接的核心。传统铜电镀往往需要很高键合温度。行业采用细晶粒铜FG Cu进行工艺改良：低温下即可增强原子扩散，提升键合完整性。
细晶粒铜室温状态稳定，晶界能量高，表面平面度优秀，表面氧化少；是实现低温高密度混合键合、保障电气机械可靠性的关键。FG Cu可以长期保持稳定，仅在键合退火时发生晶粒长大与再结晶；界面铜原子充分互扩散，键合强度更高，热循环条件下可靠性提升。
图11对比退火之后普通铜和细晶粒铜界面；即便发生扩散再结晶，细晶粒结构特征仍然得以保留。细晶粒铜除提升键合良率之外，导电性能优秀，较低退火温度下依然保障高速信号传输。
铜晶粒调控与薄膜沉积需要化学添加剂选型，精密工艺调优，实现无孔洞的间隙填充。NDC介质搭配细晶粒铜FG Cu，可以在低于200℃低温下，让混合键合节距实现激进缩小，满足先进DRAM以及其他器件异构集成需求。
图11. 退火之后FG细晶粒铜界面对比：(a)常规晶粒铜；(b)细晶粒铜
综上，低温NDC介质和细晶粒铜FG Cu，共同构筑更稳健、可扩展、高可靠、高能效的3DIC封装方案。面向AI处理器、高性能智能手机等下一代器件，每一个纳米、每一毫瓦都至关重要，上述创新不可或缺。
总结与展望：先进封装是系统级性能扩展的赋能者
先进封装早已不止是机械装配手段，而是实现差异化竞争的战略技术。芯片架构走向模块化、异构化，封装技术必须持续演进，支撑更高集成度、更优热特性、可扩展互连。不管是内存裸片堆叠，还是超大中介层上芯粒互联，半导体的未来将依靠横向、纵向一层一层构建而成。先进封装行业正处在激动人心的时代，大量突破性创新、跨学科协作蓄势待发。
