过去数十年间，半导体产业的发展基本遵循摩尔定律，通过持续缩小晶体管尺寸，芯片的集成度与性能也得到不断的提升。然而，随着晶体管特征尺寸逐渐逼近物理极限，传统的二维缩放模式正面临严峻的物理瓶颈与经济性挑战。为延续芯片性能的提升轨迹，产业战略重心已转向以异构集成、2.5D 和3D 封装为代表的先进封装技术。这类技术范式的核心在于，将多个独立制造、功能各异的芯片或芯粒集成到单一封装内，从而实现更高的系统性能、更低的功耗以及更灵活的设计。
随着高性能计算 (High Performance Computing，HPC)、人工智能(Artificial Intelligence，AI)及数据中心等领域的快速发展，对封装平台提出了更高的要求，亟需实现极高的互连密度、极低的信号延迟与功耗极低的封装成本。在这些技术需求的驱动下，TGV技术应运而生，其依托具备优异电学和热机械性能的玻璃基板，通过制造垂直贯穿的导电通道(铜金属化填充)，为芯片与芯片、芯片与封装基板之间构建起最短的电信号和电源传输路径。这种垂直互联方式不仅大幅缩短了信号延迟、降低了功耗，还推动了系统级封装的极致小型化。目前，基于 TGV 技术的封装解决方案主要沿着如下两条路径发展，并且在更先进的封装架构中，这两条路径并不完全独立，甚至能够实现有机融合。
路径 1: TGV 玻璃转接板。
作为实现异构集成的关键组件，“玻璃转接板”(也称中介层)应运而生，如图 1 所示，其中 TGV 玻璃热膨胀系数(Coefficient of Thermal Expansion，CTE)约为 3 × 10 - 6/°C，TGV 转接板典型厚度为 400 mm，TGV 转接板最小通孔间距 35 ~40 mm。它本质上是一种高密度布线基板，能够连接不同节距的芯片与基板，进而将多个集成电路(Integrated Circuit，IC)，如逻辑芯片和高带宽内存芯片(HighBandwidth Memory，HBM)集成在同一平台上。在当前市场需求驱动下，对转接板的需求尤为迫切，而TGV 玻璃转接板凭借优异的电气性能与成本潜力已成为极具前景的研发方向之一，其研发进程也相对更快。
图 1 先进封装中的 TGV 玻璃转接板
路径 2: TGV 玻 璃 芯 板 (Glass Core Substrate，GCS)。
TGV 玻璃芯板作为传统树脂 IC 封装基板(如FC-BGA 基板)的颠覆性替代品，同样成为研发热点。该技术以玻璃为核心材料的新型 IC 封装基板，如图 2所示，GCS 玻璃热膨胀系数约为 7 × 10 - 6/°C，GCS 典型厚度为 800 mm，GCS 典型通孔间距为100 mm，该基板可直接承载芯片，并连接至最终的印刷电路板(Printed Circuit Board，PCB)，有助于实现更大尺寸、更高密度的多芯粒系统集成。尽管 GCS 技术从根本上突破了有机基板在尺寸、翘曲及布线密度方面的瓶颈，但其目前仍处于早期商业化阶段。
图 2 多芯片模块封装中的 TGV 玻璃芯板
此外，为进一步追求更高层次的性能与可靠性，业界还致力于探索将玻璃转接板与玻璃芯板相结合的技术路径，其结构示意图如图 3 所示。通过这种“全玻璃”堆叠结构，能够优化整个封装系统的CTE 匹配度，进而更有效地应对复杂的热应力挑战。
图 3 全玻璃封装
全球半导体产业正迎来一场以玻璃基板为核心的战略性技术转型。先行者英特尔已投入超 10 亿美元在美国亚利桑那州建立了 1 条完整的玻璃基板研发线，并设定目标于 2030 年前实现单个封装集成 1万亿个晶体管。韩国三星与 SK 集团旗下的 Absolics 紧随其后，分别计划于 2026 年及 2025 下半年实现量产。此趋势亦获得了关键的需求验证: AMD 已确认将其纳入在 2025 - 2026 年路线图中，英伟达也在积极推动，传统基板巨头日本揖斐电株式会社也已投入研发。玻璃基板正逐渐成为全球半导体产业链为延续摩尔定律解锁下一代芯片性能的共同战略选择。
来源：真空电子技术，李圣斌1,杨鹏飞，TGV 技术发展现状与未来挑战，侵删
doi: 10.16540/j.cnki.cn11-2485/tn.2025.06.10
