用于先进节点的扇出型面板级封装 (FOPLP) 曾受到可制造性和产量挑战的阻碍，但现在正成为一种有前途的解决方案，能够以较低的成本在紧凑的尺寸内容纳多个芯片，使其成为集成成熟节点半导体的理想选择。
据 Yole Group 称，对于需要高吞吐量的应用，面板级封装比扇出型晶圆级封装可节省高达 20% 至 30% 的成本。 这些节省主要来自于面板上更大的可用面积，从而可以同时处理更多的芯片。
艾邦建有半导体先进封装之FOPLP交流群，欢迎加入探讨前沿动态，交流经验。
在智能手机领域，FOPLP 已用于电源管理 IC、射频模块和音频放大器，尤其适用于中端和入门级设备。同样，健身追踪器等早期可穿戴设备也利用 FOPLP 实现了轻薄设计，且不牺牲基本功能。除了消费电子产品之外，FOPLP 还在物联网边缘设备（包括智能家居传感器和工业监视器）中得到广泛应用，这些设备对可扩展性和成本效益至关重要。汽车信息娱乐系统、连接模块和中等功率电子设备也受益于 FOPLP，实现了成本效益与这些环境所需的可靠性之间的平衡。
“从器件封装的角度来看，FOPLP 最初专注于尝试通过在大型方形面板而非标准的圆形 300 毫米面板上同时处理更多单元，使相对低复杂度、低成本的封装更加便宜，”安靠科技晶圆服务业务部高级副总裁 Doug Scott 表示。 “这使得扇出型面板尺寸可以超过 600mm x 600mm，用于器件封装。然而，随着 FOPLP 越来越倾向于高度复杂、价格昂贵的封装，由于精确的设备放置/可用性和分辨率规格，它可能会将面板尺寸推至 600mm x 600mm以下。”
FOPLP 的优势——成本节约、可扩展性和简化集成，长期以来一直是性能要求不高的应用进行大批量生产的有效解决方案。随着行业向先进节点封装的转变，FOPLP 正逐渐成为潜在的竞争者。虽然 2.5D 中介层等竞争技术具有显著的性能优势，但其高昂的成本和技术挑战可能会限制其应用。
Lam Research高级技术总监 CheePing Lee 解释说：“FOPLP 通过在大型面板上封装更多芯片，比其他方法具有潜在的成本优势。它能够灵活地处理各种材料和尺寸的面板，从而有可能提高生产率、提高良率，并在大批量生产环境中实现较低的拥有成本。然而，FOPLP 在某些应用中也存在一些挑战，可能会抵消其潜在的成本节约，包括设备初始成本、有限的供应链以及由于大尺寸面板导致的加工良率问题。”
因此，尽管FOPLP拥有成熟的工艺和经过验证的功能，为实现先进节点提供了更具可扩展性和成本效益的途径，但先进节点的高密度和更严格的公差仍然需要解决翘曲、对准和工艺变异性等长期存在的问题。推进FOPLP以满足这些需求需要在新材料、工具和方法上进行大量投资。另一方面，其较低的成本使其成为弥合尖端性能与规模化可制造性之间差距的独特而有吸引力的选择。
日月光集团高级总监曹立宏 在近期一次演讲中表示：“扇出型封装的挑战在于如何管理更大尺寸芯片和更高密度设计的复杂性，同时确保可制造性和成本效益。自动化在这里发挥着至关重要的作用，因为自动布线器 IC 设计和自动生成器工作流程等工具可以将设计周期缩短一半，并优化芯片布局以提高良率，从而满足扇出型工艺固有的可变性和可扩展性需求。”
FOPLP正从最初成本敏感型应用，逐渐发展成为人工智能、5G和高性能计算（HPC）等先进节点封装的可行方案。这一转变源于对更高集成密度、更大封装尺寸和经济高效制造的需求。然而，该技术仍然面临材料兼容性、良率提升以及缺乏标准化等方面的挑战。
三星在部署用于先进节点的 FOPLP 方面已取得重大进展，其用于可穿戴设备的Exynos W920处理器采用了 5nm EUV 技术和 FOPLP。TrendForce 曾报道称，谷歌已在其 Tensor G4 芯片中采用了三星的 FOPLP，而 AMD 和 NVIDIA 等公司正与台积电和 OSAT 供应商合作，将 FOPLP 集成到他们的下一代芯片中。这包括从晶圆级到面板级 2.5D 封装的过渡，特别是对于 AI GPU 和多芯片应用，更大的封装尺寸至关重要。同时，日月光集团和力成科技股份有限公司 (PTI) 等 OSAT 已将 FOPLP 的使用扩展到电源 IC 和 RF IC，以满足成本敏感型市场的需求。
据《日经新闻》报道，台积电正在开发一种用于FOPLP的515mm x 510mm矩形基板，与传统的12英寸圆形晶圆相比，其可用面积可增加三倍。尽管台积电的努力仍处于早期阶段，但首席执行官魏哲家在最近的财报电话会议上承认，“面板级扇出型技术代表着一条充满希望的未来发展道路。我们正在研究面板级扇出型技术，但目前该技术尚未成熟。我个人认为至少还需要三年时间……我们正在努力。”
群创光电和意法半导体从授权商处采用了FOPLP工艺封装，能够通过FOPLP在传统节点上获利。这种商业模式最近在2023-24年出现，并可能在未来几年进一步扩展。TrendForce预计，一旦FOWLP不再经济地用于封装更大尺寸芯片的AI芯片，FOPLP将在2026-27年在先进节点上得到更广泛的普及。
尽管早期采用者不多，但用于先进节点的FOPLP技术仍在发展中。该技术必须克服在高密度应用中实现均匀性和精度的重大障碍，而超过光罩尺寸10倍的芯片尺寸仍然是一项挑战，只有在材料、工具和工艺创新方面进一步投入，才能取得突破。然而，随着三星和台积电等行业巨头对其潜力的投资，FOPLP有望在下一代封装解决方案中发挥关键作用。
虽然前景光明，但向FOPLP的过渡需要对专为面板级制造而定制的新材料、工艺和设备进行大量投资。这些更大的面板需要精确的翘曲控制和材料一致性，以确保高密度设计之间的可靠互连。
Promex首席执行官 Dick Otte 表示：“在大型面板上实现平面度的挑战仍然是关键问题。一旦封装上的 I/O 数量超过几百个，就需要良好的平面度。在整个回流焊过程中，焊点柱必须位于整个表面与电路板焊盘之间的几微米范围内，才能在所有需要连接的焊点中实现高良率。”
此外，重分布层(RDL) 的进步和新介电材料的集成对于提高可靠性和降低先进节点设计的功率损耗至关重要。
Onto Innovation光刻产品营销总监 Keith Best 表示：“高分辨率铜互连需要新的干膜光刻胶化学技术，以将 RDL 路线图从 5µm l/s 扩展到 2µm l/s。挑战在于支撑电镀 RDL 结构所需的纵横比。例如，对于 2µm l/s 的速率，光刻胶厚度至少需要为 6µm，才能支撑 4µm 的电镀厚度。此外，整个面板的电镀均匀性必须保持在目标厚度的 +/-1.5µm 以内，以防止 RDL 桥接造成的良率损失。或者，可以使用狭缝/槽式涂布机采用液态光刻胶来实现更高分辨率的 RDL。这两种方法都需要进行广泛的开发，以确定哪种方法最适合 HVM。”
此外，还有其他方面的进展。“FOPLP 中 RDL 工艺材料和设备的最新进展显著降低了成本并提升了性能，”安靠科技葡萄牙公司研发总监 Eoin O'Toole 补充道。“包括光刻胶和电介质在内的新型干膜现在支持更广泛的尺寸，电气性能有所提升，并且与厚金属层的兼容性也更好。在设备方面，等离子处理平台现在能够处理更大的面板，而适用于面板的 LDI 系统的日益普及也降低了曝光成本。此外，集群设备和先进的层压系统正在提高效率，即使在不平坦的表面上也能应用干膜。”
FOPLP 转型的关键因素之一是在封装工艺的初始阶段将已知良好的芯片临时粘合到载体面板上，以防止在最终模具封装步骤之前发生芯片移位。如今，先进的粘合剂具有更高的热稳定性、更接近的 CTE（热膨胀系数）匹配度以及更强的粘合性。
低热膨胀系数的材料在解决热失配问题和最大程度减少翘曲方面发挥了重要作用，新型液态和颗粒状模塑料有望提升可靠性性能。
此外，增强层和热固性聚合物提高了面板的平整度，确保了加工过程中更好的对准。
Amkor 的 Scott 表示：“无论是非圆形大面板还是成熟的圆形 300 毫米面板，金属沉积、电镀和蚀刻的工艺均匀性都需要保持一致。此外，还需要根据具体的 FOPLP 工艺步骤，定义面板的预处理和后处理工艺。”
将扇出型面板尺寸扩展到面板尺寸加剧了机械挑战，尤其是翘曲和对准问题。即使是轻微的对准误差也可能导致缺陷，从而影响良率和可靠性。此外，要在这些大型且通常形状不规则的面板上实现一致的工艺均匀性，需要精密的模具和专门针对面板级应用定制的先进材料。
在大型面板上均匀电镀是最具挑战性的工艺步骤之一。由于面板的尺寸、形状和翘曲，很难实现整个面板的均匀性，如果要求不达标，可能会导致后续层出现形貌问题。
阻碍FOPLP更广泛应用的一个长期障碍是缺乏标准的面板尺寸。与以200mm和300mm标准为主的晶圆级封装不同，不同制造商的面板尺寸差异很大，导致工具和设备设计不一致。通常必须针对每种独特的面板尺寸开发定制解决方案。
“在晶圆级封装方面，我们已经趋于标准尺寸，”日月光的曹先生说道，“但对于面板而言，缺乏标准化意味着制造商必须调整其设备以适应不同的尺寸。这增加了设计流程的成本和复杂性。”
诺信测试与检测公司计算机视觉工程经理约翰·霍夫曼表示：“面板面临的最大挑战之一是尺寸缺乏标准化，这在很大程度上决定了系统设计。 对于晶圆，我们有200mm和300mm的标准，但面板尺寸差异很大。这种差异使系统设计变得复杂，尤其是在处理和压平翘曲面板时。对于晶圆，真空吸盘可以确保平整度，但对于面板，通常需要地形跟踪能力来应对起伏。”
SEMI 3D20 标准的出台是朝着解决这一问题迈出的一步。这些规范为面板特性提供了框架，使设备供应商能够设计与标准面板尺寸兼容的设备，从而减少昂贵的定制成本。然而，这些标准的广泛采用仍处于起步阶段，目前面板尺寸从 650mm x 650mm 到 400mm x 500mm 不等，这给设备供应商带来了持续的挑战。
Amkor 的 Scott 补充道：“如果无法实现高产线利用率，FOPLP 的规模化将成本高昂。由于很大一部分 FOPLP 产线无法与标准 300mm制程工艺兼容，开放产能会导致投资回报率方面的担忧。如果产线能够实现高利用率，FOPLP 将是理想的解决方案，因为规模化 FOPLP 的初始投资可能超过 1 亿或 2 亿美元。”
从设计角度来看，FOPLP 带来的复杂性超越了传统的硅中介层和类 PCB 基板方法。要弥合这些不同的方法，需要新的工具和协作框架来满足扇出型封装的独特需求。
新思科技解决方案服务高级总监Shawn Nikoukary表示：“向FOPLP的转变需要衔接两种截然不同的方法。基板设计传统上采用类似PCB的工具，而硅中介层则依赖于芯片设计工具和签核流程。扇出型封装则融合了两种技术的特性，创造了一个需要新工具和新方法的灰色地带。”
EDA 的进步在应对这些挑战中发挥着至关重要的作用。人工智能驱动的解决方案能够应对多芯片系统日益复杂的挑战，平衡热性能和电气性能，并支持迭代原型设计，从而帮助优化设计配置。
然而，这些工具还必须与协同设计平台集成，以确保系统级性能与先进的FOPLP要求相一致。设计和测试团队之间的协作对于确保最终产品符合性能和可制造性标准至关重要。
Nikoukary 补充道：“全面的协同设计平台对于系统级性能与先进 FOPLP 要求的协调至关重要。早期探索和早期技术决策的原型设计能力至关重要，尤其是在解决热点和 EMIR 问题方面。”
FOPLP需要跨生态系统的协作——涵盖材料供应商、设备供应商、OSAT厂商和系统集成商，对于克服技术、经济和物流方面的障碍至关重要。
Onto 的 Best 表示：“与客户和供应商的合作对于解决 FOPLP 中的工艺均匀性、翘曲和对准等问题至关重要。通过合作，我们能够改进先进的光刻系统，以满足行业不断变化的需求。”
从根本上讲，基板和PCB工程师的工作环境与传统芯片设计师的工作环境之间存在着显著差异。基板和PCB团队通常在Windows环境中工作，并使用专为封装和PCB仿真设计的工具，而芯片设计师则深耕Linux，需要芯片设计和签核仿真工具。弥合这一差距一直颇具挑战性，尤其是在培训基板工程师适应全新工具、方法以及先进封装所需的基于Linux的工具时。
差异不仅仅在于软件环境，设计规则的定义和应用方式也存在脱节。硅晶圆代工厂和封装公司处理设计规则的方式根本不同。虽然存在一些标准，但仍需要更好地协调，以确保这些规则满足新兴设计的需求，并实现跨领域的无缝集成。
扇出型面板级封装有望在未来半导体先进封装领域发挥变革性作用。随着人工智能、5G 和高性能计算等技术对集成密度和成本效率的要求越来越高，FOPLP 提供了一种可扩展且经济高效的传统晶圆级封装替代方案。然而，其广泛应用的关键在于克服翘曲、对准以及大尺寸面板工艺均匀性等挑战。
标准化与协作对于FOPLP未来的成功至关重要。目前，整个行业缺乏统一的面板尺寸和设计规则，这增加了复杂性和成本。SEMI 3D20等举措旨在弥补这些差距，提供面板特性规范，并实现更广泛的设备兼容性。同时，OSAT厂商、材料供应商和EDA工具供应商之间更深入的合作对于完善协同设计平台、提高可制造性并缩短开发周期至关重要。
展望未来，FOPLP 有望在基于芯片集的设计中进一步拓展其应用，为大批量应用中的多裸片系统提供成本和性能优势。随着材料、设备和工艺方法的不断创新，FOPLP 有望弥合尖端性能与可制造性之间的差距。随着行业利益相关者在标准上达成一致并加速合作，FOPLP 有望成为下一代封装的基石。
文章编译自https://semiengineering.com/foplp-gains-traction-in-advanced-semiconductor-packaging/
艾邦建有半导体先进封装之FOPLP交流群，可以加强产业链的合作，促成各企业的需求对接，同时您也可以与行业精英共同探讨前沿动态，共享资源，交流经验，欢迎您的加入。
第四届功率半导体产业论坛
6月13日 苏州
|
时间
|
议题
|
演讲单位
|
|
08:45-09:00
|
开场致辞
|
艾邦创始人 江耀贵
|
|
09:00-09:30
|
IGBT在工业驱动器的应用技术与探讨
|
汇川技术IPU 部门经理 李高显
|
|
09:30-10:00
|
氮化镓（GaN）功率器件的研究进展
|
拟邀请GaN企业/汽车企业/高校研究所
|
|
10:00-10:30
|
茶歇
|
|
10:30-11:00
|
碳化硅车载功率模块用MOSFET及其可靠性研究
|
瞻芯电子 副总经理 曹峻
|
|
11:00-11:30
|
轻蜓AI+3D技术助力功率半导体视觉检测
|
轻蜓光电 SEMI业务&市场负责人 殷习全
|
|
11:30-12:00
|
第三代半导体高性能高可靠性塑封料的开发与应用
|
衡所华威 电子研发工程师 刘建
|
|
12:00-13:30
|
午餐
|
|
13:30-14:00
|
纳米金属烧结技术国产化助力功率模块降本
|
清连科技 董事长 贾强
|
|
14:00-14:30
|
车规功率器件可靠性认证分析与SIC适用性探讨
|
SGS AEC-Q认证授权签字人 Niko Ren
|
|
14:30-15:00
|
功率半导体器件自动化生产解决方案
|
拟邀请自动化企业/高校研究所
|
|
15:00-15:30
|
高性能功率模块铜互联技术研究进展（暂定）
|
哈尔滨理工大学 教授 刘洋
|
|
15:30-16:00
|
茶歇
|
|
16:00-16:30
|
电动汽车电机控制器的设计与制造技术
|
伟创力 经理 张润平
|
|
16:30-17:00
|
车规级SiC芯片及模块的创新进展及未来挑战
|
中电科五十五所 高级工程师/国扬电子 副总经理 刘奥
|
|
17:00-17:30
|
动力域控制器关键技术探讨
|
重庆青山工业 前瞻技术研究院电气副总工程师 徐志鹏
|
|
17:30-18:00
|
碳化硅芯片在车规应用中的挑战和前瞻
|
芯粤能半导体 业务发展总监 胡学清
|
|
18:00-20:00
|
晚宴
|
Nico肖 136 8495 3640(同微信）
邮箱：ab012@aibang.com
方式二：长按二维码扫码在线登记报名
https://www.aibang360.com/m/100230?ref=172672
第五届陶瓷基板及封装产业论坛
6月12日 苏州
|
时间
|
议题
|
演讲嘉宾
|
|
08:45-09:00
|
开场词
|
艾邦智造创始人江耀贵
|
|
09:00-09:30
|
金属化陶瓷基板在光器件的应用进展
|
苏州联结科技有限公司执行董事谢斌教授
|
|
09:30-10:00
|
功率模块用AMB基板覆铜技术及性能研究
|
宁波江丰同芯半导体材料有限公司副总经理俞晓东
|
|
10:00-10:30
|
茶歇
|
|
10:30-11:00
|
高品级氮化铝粉末规模化制备及应用
|
厦门钜瓷科技有限公司技术总监鲁慧峰
|
|
11:00-11:30
|
PVD真空镀膜技术在陶瓷基板的应用
|
广东汇成真空科技股份有限公司
|
|
11:30-12:00
|
议题待定
|
中材高新材料股份有限公司副总经理李镔
|
|
12:00-13:30
|
午餐
|
|
13:30-14:00
|
引领高可靠氮化硅陶瓷覆铜基板在新能源汽车、光伏储能与工业功率模块的全域创新应用
|
南通威斯派尔半导体技术有限公司
|
|
14:00-14:30
|
高端陶瓷封装基板金属化新技术与产业化进展
|
北大深圳研究院副教授吴忠振
|
|
14:30-15:00
|
低成本高可靠芯片空腔封装（ACC ACP）：
B-Stage胶与芯片等温空腔封装工艺设备整体解决方案及其特点
|
佛山市佛大华康科技有限公司高级工程师刘荣富
|
|
15:00-15:30
|
氧化铍基板新型金属化技术研究与应用
|
宜宾红星电子有限公司技术中心副主任陈超
|
|
15:30-16:00
|
茶歇
|
|
16:00-16:30
|
无钎焊料驱动：Si₃N₄和AlN陶瓷基板LAB技术对传统AMB的革新突破
|
哈尔滨工业大学（威海）特聘副研究员宋延宇
|
|
16:30-17:00
|
芯片陶瓷封装基板缺陷检测大模型关键技术与装备
|
东北大学软件学院教授
信息化建设与网络安全办公室主任（正处级）于瑞云
|
|
17:00-17:30
|
晶圆级金刚石高功率用芯片散热基板
|
中科粉研河南超硬材料有限公司董事长冯建伟
|
|
18:00-20:00
|
晚宴
|
邮箱：ab057@aibang.com
方式二：长按二维码扫码在线登记报名
https://www.aibang360.com/m/100241?ref=196271
