玻璃基板凭借其卓越的光电物理特性，已成为先进光电封装领域的理想平台。在电学性能方面，玻璃基板表现出极低的介电常数与损耗因子，能够有效保障高频信号传输中的低衰减和高保真度，为构建高性能电互连系统提供坚实基础，同时为其极高的体电阻率提供优异的电气隔离特性，显著抑制通道间的信号串扰，提升系统整体的信号纯净度。
基于玻璃材料的光学透明特性，利用离子交换或飞秒激光直写等先进加工技术，可在玻璃基板内部制备出低传输损耗的嵌入式光波导结构。这为“电光”协同的设计理念提供基石，结合 2.5D 和 3D 等先进光电共封装架构提供的高密度、低损耗互连优势，在同一玻璃衬底上能够实现纵向和横向光电信号的高效路由，将进一步提升系统的集成度，为下一代光电共封装技术的发展提供了关键的材料基础和技术路径，有望推动高性能计算、人工智能加速器等领域实现新的突破。
1 2.5D 玻璃基光电互连封装进展
玻璃因其优异且可调的光学特性，在集成光子学中既可作为光波导的芯层材料，也可作为包层材料，工艺制作中也可对其折射率进行大范围调控，从而灵活地设计出低损耗且与光纤模式匹配的光波导结构。图 10（a）为 2013 年 佐 治 亚 理 工 学 院 利 用 超 薄 玻 璃（100 μm，180 μm）中介层技术，将 PIC 和 EIC 并排倒装在玻璃转接板上，通过在锥形通孔中注入聚合物材料，在玻璃转接板中制作的嵌入式光波导和锥形 TGV通孔的双面转接板。光通孔用作光纤和芯片之间的模式转换器和高容差耦合器，通过在锥形通孔中注入聚合物材料，巧妙地解决单模光纤与硅光波导之间因模场尺寸失配而导致的耦合难题，实现 PIC 与光纤之间的超高密度光学互连；同时，基于同一玻璃基板的锥形通孔可实现光学元件与电气元件的超高密度集成，将光电互连间距发展至 20 μm 的极高水平。
图10 典型的玻璃基 2.5D 封装架构。（a）以玻璃基板为中介层的 2.5D CPO 技术；（b）以玻璃基板为中介层的嵌入式 2.5D 技术
通过将电子与光子芯片单元集成于单一封装体内，可显著降低系统功耗，这一优势在通道数量众多的应用场景中尤为突出。通过光子互连器件将驱动电子集成电路与光子集成电路进行 2.5D/3D 集成，可进一步提升整体能效。
2023 年，康宁公司报道了一种面向 CPO 的创新型玻璃基板解决方案。该方案充分利用玻璃优异的热稳定性、表面平整度以及与 CMOS 工艺的兼容性，并通过独特的结构设计，在同一基板上实现光、电互连的高密度异构集成，其核心在于采用一体化的制造流程。首先，通过银离子交换工艺在玻璃基板近表面区域制备嵌入式低损耗单模光波导（传播损耗<0.1 dB/cm，宽度可小至 1 µm）；随后，在玻璃表面蚀刻出一个嵌入式腔体，并利用薄膜工艺在腔底制作高密度 RDL，以实现芯片间毫米级长度的高速电互连。这种将光波导与电互连层集成于单一玻璃衬底内的设计，相较于基于有机基板的 2.5D 硅中介层或嵌入式互连桥方案，显著简化制造与封装流程，在提升集成度的同时展现出总成本降低的潜力。
在光学耦合层面，该方案通过高精度的基准标记对准倒装芯片技术，将氮化硅 PIC 直接组装在玻璃表面。PIC 与玻璃波导之间通过一层厚度小于 1 μm 的紫外固化胶黏层实现紧密贴合，并借助 PIC 上经过优化的绝热锥形耦合器设计，通过倏逝场耦合将光高效地转入玻璃波导。实验测得该耦合结构的最低插入损耗为0.5 dB。此外，玻璃波导端面采用超快激光切割成形，无需抛光即可达到光学级平整度，并能通过激光烧蚀的精密对准沟槽实现光纤连接器的被动式高精度定位，从而构建从光子芯片到玻璃波导，再到外部光纤的完整、高效光 I/O 链路。这一架构下所有的电子和光子芯片组件都可以通过基准对准的方式进行倒装芯片封装，为共封装光学系统提供高密度、低功耗、低成本的集成方式，从而实现最高的精度和吞吐量。
2 嵌入式 3D 玻璃基光电互连封装进展
在玻璃基集成平台的共性框架下，技术路径正朝着不同性能维度深化发展。嵌入式 3D 玻璃中介层封装是一种将有源芯片或无源元件直接嵌入到玻璃中介层内部空腔中的先进封装技术，并利用 TGV 与再布线层在垂直与水平方向上实现高密度三维互连。
如图 11 所示，2025 年 Erdogan 等基于该技术在玻璃空腔（G1、G2）中嵌入多个芯片，并在结构顶部依次堆叠聚合物介电层（D1、D2）与金属层（M1、M2），形成高密度再布线层；嵌入式芯片表面的金属层（M0）及其上的共面波导，通过堆叠微通孔与上层 M2 的微带线相连接，该架构不仅实现多个嵌入式芯片之间的横向互连，也支持嵌入式芯片与表面组装的倒装芯片之间的垂直高速互连。然而，芯片嵌入玻璃中介层所引入的互连损耗难以直接测量，为此，他们在高电阻率硅测试芯片上设计了具有不同传输线长度的多个背靠背链结构，并采用两步多线直通反射延迟线（TRL）去嵌入算法，实现对嵌入式玻璃中介层互连的宽频带表征，提取的单个微通孔过渡的S参数表征频率高达170 GHz，并在不同过渡数量和传输线长度下对链结构的串扰进行高达 50 GHz 的测量。
图 11 玻璃基嵌入式 3D 封装架构
3 3D 玻璃基光电互连的发展
2023 年，Intel 宣布将推出世界上首款玻璃基板用于下一代高功率处理器，目前 Intel 正在努力实现这一目标，预计 2030 年在一个封装上可提供 1012个晶体管。
图 12 显示了 Intel 提出的基于玻璃中介层的下一代三维异构集成光电共封装技术的封装结构，这一架构利用玻璃材料优异的高频电学性能与低损耗光波导特性，在同一平台上协同集成计算、光电转换与光互连等器件，以突破传统电互连的带宽功耗瓶颈。如图 12（a）所示，PIC 和 EIC 通过微凸点在玻璃中介层上进行 3D 堆叠，形成一个紧凑的光电引擎系统，同时，通过在玻璃中介层上制作玻璃波导，将光电探测器和激光器件等与 PIC 连接，形成的光电引擎系统与 ASIC芯片并排放置在同一集成平台上，实现 ASIC、PIC、光源以及外部光纤网络的高密度、短距离、低功耗互连。此方案延续并强化了现有的 3D 和 2.5D 封装技术，并与目前成熟的倒装焊工艺相兼容，堆叠虽然缩短了PIC 和 EIC 之间的互连距离，但微凸点本身引入寄生电感/电容，对超高速信号完整性存在限制，且凸点尺寸和节距也限制互连密度的进一步增大。
在前一封装方案的基础上，Intel 提出了如图 12（b）所示的 EIC 和PIC 之间通过 Cu—Cu 混合键合互连的 3D 堆叠方案，PIC 和 EIC 形成一个高度融合的单元，之后与 ASIC并排集成在玻璃中介层上。相比于第一种封装方案，第二种方案消除了凸点，芯片间（dietodie）互连间距可减小至 10 μm 以下，实现超高密度互连，且直接的 Cu—Cu 键合产生的电学寄生效应极弱，支持更大带宽和更低功耗的信号传输，此方案实现近乎单片集成的 2.5D/3D 融合，为超大带宽（如>224 Gbit/s 及更高单通道速率）和超低功耗的信号传输提供可能，是支撑下一代互连标准的使能技术，但其工艺对芯片表面提出纳米级平整度、原子级洁净度及亚微米级对准 精度的极端要求，是当前先进封装领域的尖端挑战。
两种封装方案的组装过程如图 12（c）、（d）所示。图 12（c）中具体步骤为：1）在玻璃基板上蚀刻一个腔体并制作 TGV 通孔，空腔用于精准放置 PIC 芯片以实现光学平面控制，TGV 提供垂直电互连和散热路径；2）使用精密夹具将带有芯片贴装的 PIC 放置在腔体内；3）使用模塑树脂填充芯片周围的间隙，并进行研磨抛光以为后续高精度 RDL 光刻和混合键合工艺铺垫，形成全局平坦化的表面；4）制作光电互连的结构，在平坦化的表面制作 RDL，实现 ASIC、PIC/EIC 堆叠单元及其他元件间的水平电气连接；5）在玻璃中介层上制作嵌入式玻璃波导，构建封装内部的光信号路由网络；6）将分别采用图 12（a）、（b）方案制备键合面的EIC 芯片对准堆叠在 PIC 芯片之上，采用微凸点键合或 Cu—Cu 键合实现电气互连，组装光纤耦合器，并将其与玻璃波导的端面进行高精度光学对准，最后连接外部光纤阵列，完成光信号的输入与输出。
图 12 Intel提出的两种封装方案的对比分析。（a）（b）两种玻璃基嵌入式 3D 封装架构；（c）（d）两种架构中光引擎的封装工艺流程
4 玻璃通孔（TGV）与飞秒激光直写三维波导，正共同将玻璃衬底从被动载体转变为主动功能平台
CPO 是一种先进的异构集成技术，其核心在于通过高密度封装将光收发单元与运算控制单元集成于同一封装体内，构建出具备高速光信号处理能力的微 系 统 ，CPO 的 高 速 发 展 标 志 着 互 连 技 术 从“ 电 互连”向“光互连”的重要演进。
2025 年 康 宁 公 司 的 突 破 性 实 践 证 实 了 玻 璃 基 板 的系 统 级 价 值 ，通 过 面 板 级（420 mm×255 mm）玻 璃波导集成了 1024 个通道单模光波导，成功替代传统光纤跳线 ，在将封装厚度缩减至 0.7 mm 的 同 时 ，接口 波 导 的 耦 合 损 耗 降 低 至 0.5 dB，波 导 密 度 提 升 至4 channel/mm²。
玻璃通孔（TGV）与飞秒激光直写三维波导，正共同将玻璃衬底从被动载体转变为主动功能平台。玻璃通孔在垂直方向上构建高密度、高性能的电互连，为芯片供电并传输高速电信号；与此同时，利用飞秒激光直写技术能够在同一衬底内部的三维空间中，直接刻写出传输损耗低至 0.1 dB/cm 量级的三维光波导网络，如模场转换器、光栅及干涉仪等多功能元件。这两种技术在同一玻璃介质内的深度融合，为构建下一代大带宽、低功耗、高集成度的计算系统提供坚实的技术路径，有望实现“电互连网络”与“三维光互连及处理网络”的异构共生，实现一种真正意义上的光电融合协同集成。
但 CPO 技术的成功实施还依赖于深度的多物理域（热光电架构）协同设计，在封装层面，需要实现光芯片与电芯片的高效耦合、热管理优化以及信号完整性保障等关键技术的突破。
在系统层面，还需要建立光学、电学与热学参数的协同设计框架，通过多物理场联合仿真实现性能优化。随着异构集成技术与集成光子工艺的持续进步，CPO 正成为突破数据中心与高性能计算系统互连瓶颈的关键技术。
目前，国内外众多科技公司，例如 AMD、英伟达、康宁、华为等大型科技公司都在积极布局该领域，致力于解决光电协同设计、异质集成工艺和热管理等关键技术挑战。
