前言
AI大模型、HBM、Chiplet高速互连需求爆发，传统有机ABF基板受翘曲、带宽、热稳定性限制，玻璃基板成为先进封装下一代核心载体。玻璃基板机械刚性高、介电损耗低、热膨胀可控，但TGV玻璃通孔金属化是产业化最大瓶颈：玻璃CTE（3~5 ppm/K）与铜CTE（15 ppm/K）差异巨大，冷热循环易产生界面微裂纹、封装失效。
2026年6月18日，英特尔公开专利《BOTTOM-UP PLATING OF THROUGH-GLASS VIAS》（公开号US 2026/0173908 A1），提出自下而上电镀TGV整套系统方案，放弃传统孔壁全覆盖种子层思路，通过可控空气隙+缓冲层Liner双重应力缓冲，配套三条可量产工艺路线，完整解决TGV热应力失效痛点。本文结合专利附图，逐条拆解结构、工艺、微观特征与产业价值。
一、专利基础信息
-
申请人：Intel Corporation（美国加州圣克拉拉）
-
申请日：2024-12-18；公开日：2026-06-18
-
核心发明人：Mohammad Mamunur Rahman、Jason M. Gamba等
-
核心创新逻辑：取消TGV侧壁完整种子层，铜金属从孔底向上生长，侧壁形成受控空气隙作为应力缓冲；可选复合低模量Liner二次卸力，配套减法蚀刻、改良半加成mSAP、腔体填充三条量产工艺。
二、TGV传统方案致命缺陷（附图逻辑对照FIG.5B/C）
传统TGV金属化流程：玻璃通孔成型→孔壁全域溅射Ti/Cu种子层→全孔电镀铜。
-
结构问题：铜与玻璃侧壁100%紧密贴合，无缓冲空间
-
失效根源：冷热回流、功率循环下，铜膨胀收缩幅度远大于玻璃，界面持续累积剪切、径向应力，从玻璃-金属-空气交汇点滋生微裂纹并扩散，最终断路失效
-
专利核心判断：TGV可靠性失效全部源于玻璃/金属CTE失配，不能只追求“无空洞填孔”，必须主动设计应力释放结构
玻璃基板基础规格（专利附图FIG.1/FIG.2基板尺寸参照）
玻璃基材类型 石英、硼硅、铝硅、感光玻璃、微晶玻璃等
107：上层大封装基板；110：玻璃芯基板；115：TGV垂直通孔；TGV连通上下层导电结构，实现芯片垂直互连
110：玻璃基板；129：芯片嵌入腔体；114-1：桥接芯片；128/126：上下导电接触垫；TGV贯穿玻璃，连通腔体芯片与外部线路
三、核心颠覆性设计：自下而上电镀+侧壁空气隙（附图FIG.5A）
1. 结构差异（专利FIG.5A标注详解）
英特尔新方案：侧壁无完整种子层，铜仅从孔底向上沉积，铜导体与玻璃侧壁之间生成受控空气隙（Void）
-
空气隙标准宽度：20
200 nm，最优区间40140 nm
-
关键定性：空气隙非工艺缺陷，是主动设计的应力缓冲层
2. 空气隙三大作用
-
形变缓冲：铜受热膨胀时向内挤压空气隙，避免直接挤压脆性玻璃侧壁，大幅降低界面压应力
-
切断连续约束：消除传统全包裹金属层带来的环形束缚应力，抑制裂纹萌生
-
简化制程：省去侧壁种子层沉积、全局平坦化工序，降低材料与制造成本
-
-
-
-
四、三大量产工艺路线分步图解（附图分段标注）
路线一：减法蚀刻SE工艺（附图FIG.4A~FIG.4F，识别特征FIG.5B/5C）
适用场景：成本敏感、线宽容忍度高的通用玻璃封装基板
核心逻辑：先整体电镀填满通孔，再通过双面蚀刻定义上下金属焊盘
110：玻璃基板；420：TGV通孔；421：嵌入式腔体；410：底部辅助电镀金属载片；412：临时粘接胶
去除通孔底部粘接胶，露出底层金属载片，打通电镀导电通路
电流从底部金属载片导入，铜426从孔底向上生长填满通孔，侧壁自然形成空气隙
190-1基板底面、190-2基板顶面覆盖光刻掩膜414，蚀刻去除多余铜金属，仅保留TGV柱体与上下焊盘
436底部接触垫、438顶部接触垫、415完整TGV互连柱
-
焊盘侧壁呈锥形，侧壁夹角60°~90°（小于90°）
-
焊盘侧壁存在凹形轮廓、底切结构，上窄下宽/上宽下窄形态明显
路线二：改良半加成mSAP工艺（附图FIG.6A~6K，识别特征FIG.7B/7C）
适用场景：高密度细线路、芯片级封装、高精度RDL重布线
核心逻辑：单面沉积种子层，上下结构不对称，适配先进封装精细图形化需求
玻璃基板底面190-1贴合金属载片410，顶面190-2涂布掩膜414，仅暴露TGV通孔开口
仅通孔区域电镀铜426，顶面掩膜阻挡铜向外铺展，侧壁保留空气隙
3. FIG.6E~6G：剥离掩膜、去除载片、底面沉积种子层424
光刻掩膜定义线路，电镀生成底面导电接触垫446，蚀刻去除多余种子层，完成成型
-
结构不对称：顶面448焊盘直接贴合铜导体（无种子层）；底面446焊盘与铜之间存在种子层424
-
独有指纹：焊盘根部出现footer undercut底切，宽度500~800 nm（最优580~750 nm）
-
路线三：流动腔体填充工艺（附图FIG.8A~8H）
适用场景：带大尺寸嵌入式腔体、集成桥接芯片/无源器件的复合玻璃基板
核心逻辑：低填料流动性材料预先填充腔体，隔离电镀液，仅对TGV通孔定向电镀
430低填料流动填充材料填入腔体；填料体积占比＜70%，最低可至15%，流动性优异，无腔体死角空洞
腔体被填充材料封堵，电镀液仅进入TGV，铜426从底部向上填满通孔
5. FIG.8G~8H：表面平坦化，铜导体与腔体填充材料共面
基板顶面铜导体与腔体填充材料高度平齐，无明显高低落差，腔体内部无电镀铜残留
工艺路线 核心特征 适配场景 微观识别指纹（附图对应）
减法蚀刻SE 先电镀、后双面蚀刻成型 低成本、宽松线宽封装基板 锥形焊盘、侧壁凹形（FIG.5B/C）
mSAP改良半加成 单面种子层、不对称结构 高密度细线路、先进RDL 单面种子层、500~800nm根部底切（FIG.7B/C）
流动腔体填充 低粘度材料预填腔体，定向电镀 带大腔体、嵌入式芯片基板 铜/填充材料共面、腔体无铜（FIG.8G）
五、双层应力防护：Liner复合缓冲层（附图FIG.10B）
空气隙为第一道应力缓冲，专利新增Liner侧壁缓冲层作为第二重防护，可单独或搭配空气隙使用。
-
422：复合Liner缓冲层，完整覆盖TGV通孔侧壁、腔体侧壁
-
-
Liner材料体系与设计标准
1. 高分子低模量层（贴近铜侧）
材料：聚酰亚胺PI、聚对二甲苯Parylene、PBO、PET等；杨氏模量1~30 GPa（最优1~15 GPa），吸收铜热膨胀压缩应力
2. 无机高模量底层（贴近玻璃侧）
材料：氧化硅、氮化硅、氧化铝；作用：平滑孔壁、隔离玻璃与高分子，抵抗拉伸开裂
3. 厚度区间：200 nm ~ 10 μm，主流选型500 nm ~ 1 μm
Liner核心价值
传统TGV缓冲层仅做绝缘隔离；本专利将Liner升级为应力管理层，通过高低模量复合结构，双向抵消玻璃与金属界面的拉、压应力，进一步降低裂纹风险。
六、空气隙可靠性答疑：微小间隙是否影响导电？
-
尺寸可控：20~200 nm窄间隙，不会大幅缩减铜导体有效截面积，电流承载能力无明显衰减
-
应力收益远大于微小导电损耗：空气隙卸除80%以上界面热应力，冷热循环可靠性提升数倍
-
-
本方案：均匀、连续窄空气隙，自下而上电镀自然生成，属于设计结构
-
不良缺陷：铜导体断裂、毫米级大空洞、间隙分布杂乱，会造成电阻飙升、断路
七、专利五大原创创新点（附图全维度支撑）
1. 应力控制逻辑重构
摒弃“金属贴合玻璃”传统思路，以无侧壁种子层+空气隙构建柔性互连结构，从根源解决CTE失配。附图FIG.5A直接展示间隙缓冲结构。
2. 微观工艺指纹标准化
每条路线对应独有的SEM/TEM可观测微观特征（锥形焊盘、单面种子层、根部底切、共面腔体），便于失效分析、逆向溯源、知识产权取证。
3. 全场景量产工艺覆盖
减法蚀刻兼容传统PCB产线；mSAP匹配高端精细布线；腔体填充解决嵌入式芯片基板痛点，覆盖玻璃基板全品类需求。附图FIG4/6/8完整展示三条产线全流程。
4. Liner功能重新定义
把缓冲层从单纯绝缘层升级为复合应力吸收层，限定模量、厚度、复合分层结构，形成标准化应力缓释方案（FIG.10B）。
5. 架构通用化设计
兼容实心玻璃芯、带腔体嵌入式基板、薄/厚玻璃、圆形/锥形/沙漏形TGV通孔，适配AI芯片、HBM、射频、光电封装多场景（FIG.1/FIG.2）。
八、产业意义：玻璃基板商业化关键突破
当前先进封装产业共识：玻璃基板是突破有机基板面积、翘曲、高频损耗瓶颈的核心路线，但TGV金属化可靠性是量产卡点。
英特尔这套自下而上电镀TGV专利，实现三大产业价值：
-
解决可靠性卡脖子问题：空气隙+Liner双层应力缓冲，彻底规避冷热循环微裂纹失效，满足服务器AI芯片、HBM长期服役要求；
-
降低量产成本：省去侧壁种子层、大面积平坦化工序，三条工艺兼容现有封装产线，无需全新设备投入；
-
加速玻璃基板落地：形成标准化、可检测、可复制的TGV金属化方案，为面板级玻璃芯基板大规模商用扫清工艺障碍。
未来在Xeon服务器CPU、高端GPU、2.5D/3D Chiplet、射频光子集成产品中，带自下而上电镀TGV的玻璃基板将逐步替代传统有机基板与硅中介层。
参考文献
Intel Corporation. Bottom-Up Plating of Through-Glass Vias. US 2026/0173908 A1. Published June 18, 2026.
我们诚邀您加入“玻璃基板与TGV技术交流群”，与行业精英共同探讨玻璃基板及TGV技术的前沿动态，共享资源，交流经验。在这里，您可以第一时间获取技术革新信息，深入解析行业趋势，与行业领袖面对面交流，共同推动技术革新，探索无限商机。
