点击蓝字 关注我们
“当单颗AI芯片的封装面积突破4000mm²，传统的12英寸圆形晶圆还能‘装’下多少颗？”
——这是近期各大先进封装技术峰会上，被反复提及的命题。
在过去三个月里，从SEMICON China到ECTC（电子元件与技术会议），再到多份头部咨询机构发布的年度封装技术展望报告，“2.xD板级高密封装”业内常称为CoPoS（Chip on Panel on Substrate）几乎无一例外地被列为下一代高密度集成的关键方向。业界讨论的焦点已从“要不要做”转向“如何尽快实现规模化量产”。
驱动这一议题迅速升温的，是一个不可回避的物理现实：越来越大的AI芯片封装尺寸。
以英伟达GPU技术演进为行业缩影：从A100、H100到Rubin、Feynman，封装尺寸从1倍光罩跃升至9倍以上，算力密度呈指数级攀升，而圆形晶圆的面积利用率和最大可支持封装尺寸，正在逼近其几何与经济性的双重极限。“以方代圆”不再是理论推演，而是产业倒逼下的必然选择。
01
逆摩尔定律降临：AI算力爆发，
先进封装成为“第二增长曲线”
AI大模型的迭代速度正在改写半导体行业的发展规则。从万亿参数模型走向产业核心，算力需求的增长速度已经远远甩开了传统摩尔定律的节奏。
数据显示，全球AI算力需求正以每3-4个月翻番的速度突破临界点，而传统芯片算力每18个月方可翻倍——这一鲜明反差，被业界称为 “逆摩尔定律”（Inverse Moore’s Law）。
逆摩尔定律下的AI算力需求爆发 Source：中科算网
算力需求的爆发直接拉动了AI芯片市场的高速增长。根据权威机构预测，2025年至2030年，全球AI芯片市场将以24%的年复合增长率持续扩张，至2030年整体市场规模有望突破15000亿美元。
全球半导体及AI芯片规模趋势 Source：SEMI、TSMC
然而，单纯依靠制程微缩已无法跟上算力爆发的步伐——3nm、2nm节点的研发成本飙升至数十亿美元，量产难度呈几何级增长。于是，先进封装凭借Chiplet（芯粒）、2.5D/3D封装技术实现多芯片集成的系统级整合能力站上舞台中央，成为AI芯片性能突破的“第二增长曲线”。
02
AI芯片 “尺寸膨胀” vs
晶圆级封装的 “面积困局”
随着AI芯片集成度持续飙升，单颗芯片的封装尺寸也在快速放大。主流AI芯片需要集成越来越多的SoC及HBM内存，Interposer Size从单倍光罩尺寸逐步演进到5倍乃至9倍以上。
这种“尺寸膨胀”趋势，给当前主流的晶圆级2.5D封装带来了核心的挑战：
12英寸圆形晶圆的几何形状与矩形大尺寸芯片之间存在天然的面积失配。
以上产能与成本问题，推动了行业将目光投向全新的技术路径：板级高密封装CoPoS。
03
“以方代圆”：
板级高密封装的三大核心优势
板级高密封装CoPoS的核心技术路径非常直观：将圆形晶圆替换为矩形面板。以510×515mm尺寸的面板为例，其面积是12英寸晶圆的3-4倍，且矩形形状与芯片的矩形外形天然匹配，面积利用率超过95%。
WLP（晶圆级封装）VS PLP（板级封装）source：奕成科技
与晶圆级方案相比，板级高密封装的三大核心优势：
01 产能指数级跃升
单块面板上可排列的Die数量是12英寸晶圆的4-6倍，单次产出量大幅提升。
这意味着在相同生产批次下，板级封装可实现更高的单位产能，有效缓解AI芯片大规模量产的后道瓶颈。
02 成本结构性优化
板级高密封装采用大面积面板工艺，单位面积的工艺成本更低，叠加规模效应，单位封装成本可比传统晶圆级方案降低30%-50%。
——对于量产千万级的AI芯片而言，极具成本优势。
03 集成能力无限
板级高密封装能够轻松支持比晶圆级方案更大的封装尺寸，适配更大规格的AI芯片、更多的Chiplet异质集成（如计算芯粒+HBM+IO Die），以及未来更高密度的互连需求。
因此，板高密封装是AI时代封装演进的必然方向。
04
奕成科技：
中国大陆板级高密封装的先行者
在板级封装这一新兴赛道，奕成科技以前瞻性的技术布局和扎实的量产能力，率先扛起了国产板级高密系统封测的大旗。
奕成科技一工厂总投资55亿人民币，在成都高新西区打造了中国大陆首座板级高密系统封测工厂，占地144亩。
项目关键里程碑：
2023年：一期工厂投产
2024年：率先实现中国大陆板级高密FOMCM (CoPoS)平台批量量产
2025年：完成多款产品百万颗级出货，成功实现从技术验证到规模量产的跨越
奕成科技板级高密封装大板样品
技术层面，奕成科技打造了EHIoP®板级高密系统集成平台，覆盖2D FO、2.xD FO、FOPoP、FCCSP/FCBGA等多款先进封装解决方案，同布战略性布局玻璃基（Glass Substrate）和光电合封(CPO)技术，以持续满足AI、HPC、移动终端、汽车电子等领域高端芯片的封装需求与发展方向。通过高密度板级工艺，奕成可为客户提供高集成度、高性价比的一站式系统封测解决方案。
成都 · 奕成科技板级高密系统封测工厂
05
板级高密封装CoPoS，
共赴AI算力新发展
从晶圆到面板——这场封装技术的范式革新，不仅仅是尺寸与形状的变更，更是半导体后道制造逻辑的根本性重塑。板级高密封装CoPoS以更高的面积利用率、更低的成本、更大的集成弹性，正成为AI时代高端芯片封装的必然之路。
奕成科技将继续深耕板级高密系统封测领域，以EHIoP®技术平台为核心，与全球产业链伙伴携手，共同探索板级高密封装CoPoS在前沿AI生态场景中的无限可能。
